Классификация сумматоров.

По числу выводов различают полусумматоры, одноразрядные сумматоры, многоразрядные сумматоры.

Полусумматор – устройство с двумя входами, выходом суммы и выходом переноса в старший разряд.

Одноразрядный сумматор – устройство для сложения двух одноразрядных кодов, и имеющее три входа (слагаемые и сигнал переноса) и два выхода (сумма и сигнал переноса).

Многоразрядный сумматор – устройство для сложения двух мноноразрядных кодов, имеющее один или два выхода (сумма и сигнал переноса, если разрядность итога не совпадает с разрядностью слагаемых).

С другой стороны, сумматоры подразделяются на последовательные и параллельные.

Различают комбинационные сумматоры — устройства, не имеющие собственной памяти, и накапливающие сумматоры, снабжен­ные собственной внутренней памятью, в которой аккумулируются результаты выполненной операции. При этом каждое очередное слагаемое прибавляется к уже имевшемуся в устройстве зна­чению.

По способу тактирования различают синхронные и асинхрон­ные сумматоры. В синхронных сумматорах время выполнения опе­рации арифметического суммирования двух кодов не зависит от вида самих кодов и всегда остается постоянным. В асинхронных сумматорах время выполнения операции зависит от вида слагае­мых. Поэтому по завершении выполнения суммирования необхо­димо вырабатывать специальный сигнал завершения операции.

В зависимости от используемой системы счисления различают двоичные, двоично-десятичные и другие типы сумматоров.

Двоичный полусумматор

Для его технической реализации необходимы логические элементы И и Исключающее ИЛИ. Так как ранее элемент Исключающее ИЛИ не был описан, рассмотрим возможность его построения на уже известных элементах. Для этого преобразуем написанное ранее выражение к базису И—НЕ

s = x1x0 = x1x0 + x1x0 = (x1|x0)|(x1|x0) . (| - 2и-не.)

Техническая реализация полученного выражения приведена ниже. На этом же рисунке показано условное обозначение эле­мента Исключающее ИЛИ.

С использованием сказанного легко можно синтезировать логи­ческую схему двоичного полусумматора.

х_{1 } & &

x₁ =1 x1x0

& x₀

х₀ ^

Рис.1 Реализация операции Исключающее ИЛИ

Если имеются не только слагаемые, но их инверсии, то входные инверторы можно исключить. Быстродействие схемы в этом случае увеличится.

a SM s х₁ =1 s b p

& p

Рис.2 Условное обозначение и синтез схемы полусумматора.

На рис.2 приведена схема полусумматора и его условное обозначение.

Полный сумматор.

Если складываются два многоразрядных двоичных числа, полусумматор можно применить только для одного младшего разряда. Во всех остальных разрядах складываются не два, а три числа, поскольку может произойти перенос из младшего разряда. Таким образом, в общем случае для каждого разряда необходима логическая схема с тремя входами a_i, b_i, c_i и двумя выходами s_i и с_i+1. Такая схема называется полным сумматором. Ее можно реализовать с помощью двух полусумматоров, как показано на рис.3. Ниже приведена таблица истинности для полного сумматора.

p_i s_i SM a_i q_i r_i p₊₁ SM b_i g_i

Рис.3.

ФАЛ для полного сумматора примет вид:

s_i = a_ib_ip_i

p_i+1 = a_ib_i+ c_ia_i + c_ib_i

Таблица истинности полного сумматора

Вход			Промежуточ. величины			Выход
ai	b	p	qi	gi	ri	si	p+1
0	0	0	0	0	0	0	0
0	1	0	1	0	0	1	0
1	0	0	1	0	0	1	0
1	1	0	0	1	0	0	1
0	0	1	0	0	0	1	0
0	1	1	1	0	1	0	1
1	0	1	1	0	1	0	1
1	1	1	0	1	0	1	1

Для сложения двух многоразрядных двоичных чисел на каждый разряд необходим один полный сумматор. Только в младшем разряде можно обойтись полусумматором. На рис.4 приведена схема, предназначенная для сложения двух четырехразрядных чисел А и В. Эта схема выпускается в интегральном исполнении. В ее младшем разряде также используется полный сумматор, чтобы иметь возможность наращивания разрядности схемы (SN 74LS83).