Микропроцессоры с risc-архитектурой.

Базируясь на вычислительной модели фон Неймана, БЦВМ характеризуется линейной, последовательно адресуемой памятью, неявным способом идентификации команд и данных. Входные языки высокого уровня (ЯВУ), напротив, оперируют с многомерными данными (массивы, структуры, списки), им присуще четкое разделение команд и данных. Это расхождение порождает семантический разрыв, который приводит к усложнению компиляторов, к снижению эффективности программирования. [11]

Стараясь сократить семантический разрыв, расширяли номенклатуру операций, вводили сложные команды и экзотические способы адресации. Благодаря этому появилось большое количество второстепенных команд, которые усложняли микропрограммы интерпретатора и процесс их дешифрации. Ускорение выполнения одной из функций, как правило, автоматически замедляет выполнение всех других. Расширение способов адресации ведет к дублированию ряда операций, что так же усложняет УУ. Одна и та же операция имеет различное время выполнения. Например, операция сложения в архитектуре PDP-11 в зависимости от способа адресации требует для своего выполнения от трех до 21 такта работы процессора. Объем электронного оборудования, поддерживающего интерпретацию (микропрограммное управление), возрос до критического предела. Управляющая логика стала занимать до половины площади кристалла микропроцессора.

Расширение состава операций и введение сложных команд не решает проблемы семантического разрыва. Чрезмерное расширение состава операций вообще лишено всякого смысла, так как противоречит объективному закону Ципфа. Это подтверждает анализ программ ЭВМ VAX – 11, проведенный специалистами США, который показал, что порядка 20% команд имеют суммарную частоту вхождения в текст менее 2% и менее 1% от времени реализации программы. Косвенная автоинкрементная адресация не используется, целый ряд команд вообще не генерируется компилятором. Кроме того, наличие сложных команд затрудняет конвейеризацию.

Наиболее рациональным смягчения проблемы семантического разрыва (по крайней мере, на сегодняшний день) считается использование архитектуры с сокращенным набором команд – так называемой RISC – архитектуры. Общими чертами RISC – архитектуры являются:

• Ограниченный набор простейших операций одного формата.

• Простейшие способы адресации, преимущественно регистровые.

• Выполнение операций за один такт.

• Конвейерная обработка и аппаратное управление.

Для RISC – архитектуры характерны простые форматы команд и простые режимы адресации. Длина команды не превышает длины машинного слова. Управление выполнением операций аппаратное. Все это существенным образом повышает производительность процессора. Одноформатный детерминированный синтаксис внутреннего языка упрощает УУ, управляющая логика которого занимает не более 10% площади кристалла однокристального микропроцессора .

В RISC - процессоре используются отдельные наборы команд для работы с памятью и отдельные наборы команд для преобразования информации на регистрах процессора. Простота команд обработки данных позволяет построение эффективных конвейеров, обеспечивающих повышение быстродействия. Устройство управления RISC - процессоров относительно простое и не требует больших затрат оборудования. Благодаря этому освобождается примерно половина площади кристалла, которая может быть использована как для внутренней памяти, так и для построения специальных схем, обеспечивающих в частности быстрое переключение контекста, которое в обычных процессорах требует значительных ресурсов.

К началу 90-х годов были разработаны МП с RISC-архитектурой, которые нашли широкое применение, в том числе и во встраиваемых системах. К их числу следует отнести микропроцессоры R3000, Аm29000, МС88000 и микропроцессоры со SPARC - архитектурой (Scalable Processor Architecture).

МП R3000 . МПК R3000 включает три микросхемы, работающие с тактовой частотой 25 Мгц.

• Микросхема центрального процессора - R3000.

• Микросхема сопроцессора вещественной арифметики - R3010.

• Микросхема кэш – памяти- R3020.

Центральный процессор содержит целочисленное (32-разрядное) АЛУ, 32 регистра целых чисел, контроллер памяти, контроллер кэш – памяти. Эти контроллеры обеспечивают быстрое преобразование виртуальных адресов в физические и доступ за один цикл к внешней кэш – памяти. Центральный процессор выполнен по схеме конвейера с пятью уровнями: - выборка команды (кэш команд), дешифрация команды, выборка операндов (РОН), операция в АЛУ, доступ к памяти (кэш данных),запись результатов.

Улучшенной модификацией R3000 является МП IDT79R3081, в котором перечисленные схемы интегрированы на одном кристалле. Тактовая частота работы микросхемы 50 МГц.

SPARC. К началу 90-х годов фирма SUN разработала микропроцессор со SPARC архитектурой, которая представля­ет собой улучшенную модификацию RISC-архитектуры. Микропроцессор SPARC характеризуется наличием на кристалле процессора 136 регистров, что позволяет минимизировать число необходимых обращений к памяти, увеличивая тем самым скорость выполнения программы. Регистры разбиты на восемь перекрывающихся окон и при вызове подпрограмм нет необходимости копировать аргументы. Каждое окно включает восемь регистров входа, восемь локальных регистров и восемь регистров выхода. Регистры “выхода” одного окна становятся регистрами “входа” другого окна. Команды выполняются в конвейере – выборка, дешифрация, выполнение и запись результата. Выборка операндов может быть совмещена во времени с дешифрацией. Все команды, за единичными исключениями, выполняются за один такт.

В структуре МП имеется средства, обеспечивающие работу в реальном времени – счетчик текущего времени, программно – аппаратный таймер с установкой интервала с точностью 10 мксек. Процессор может принимать 16 запросов на прерывания от внешних источников. Предусмотрены специальные команды, поддерживающие многопроцессорные конфигурации с общей памятью.

Производительность МП в значительной мере определяется особенностями его архитектуры. Существующие подходы к отображению присущего микропроцессору внутреннего параллелизма обработки данных на архитектурном уровне, обеспечивают построение суперскалярных и мультискалярных микропроцессоров. [11]