Стандартизация архитектуры бцвм, mil-std-1750a.

Многообразие архитектур БЦВМ уже в 60-х годах усложняло процессы разработки бортовых вычислительных систем, а, значит и КБО. В конце 60-х годов командованием авиационных систем ВМС США была принята программа разработки унифицированной БЦВС, названной AADC (Advanced Avionic Digital Computer). В то же время аналогичная программа была принята и армией США. Общность проблем сблизило эти программы и с 1975 года начала разрабатываться единая программа «Семейство военных» ЭВМ – MCF (Military Computer Family). Одной из основных задач программы MCF был выбор архитектуры семейства БЦВМ (CFA – Computer Family Architecture). Комитетом по программе MCF был проведен анализ около 100 БЦВМ, производимых в США, и выбрали из них девять для подробного исследования. По результатам сравнения этих БЦВМ по выбранным критериям, по результатам моделирования выбранных архитектур и оценке существующего для них программного обеспечения для MCF была рекомендована архитектура PDP-11 фирмы DEC. Фирма Norden Division of United Technologies Manufacturens по рекомендации комитета MCF приобрела лицензию на производство военной версии семейства PDP-11под названием AN/UIK-41. В середине 80-х годов ряд фирм (Рэйттеон, Риггид Диджитал, Кадар Текнолоджи, и некоторые другие) проводили разработку БЦВМ с архитектурой VAX. Однако достоверной информации об использовании в составе КБО БЦВМ с архитектурой PDP-11 или VAX не имеется

В 1976 в рамках программы DAIS году началась разработка стандарта, регламентирующего архитектуру процессора БЦВМ. Первая версия стандартной архитектуры системы команд MIL-STD-1750 была опубликована в 1979 году. Вторая версия, получившая обозначение MIL-STD-1750A опубликована в 1982 году. Микропроцессоры с архитектурой MIL-STD-1750A были использованы при проведении модернизации КБО самолетов F-15, F-16, B-1B и F-111 [7].

Стандарт MIL-STD-1750A регламентирует архитектуру внутреннего языка 16-разрядных БЦВМ. Определяя архитектуру машины, стандарт не накладывал каких либо ограничений на ее структурную организацию и технические характеристики. Стандарт регламентировал:

- Форматы операндов. 16 и 32 разряда для целых чисел (ФЗ), 32 и 48 разрядов для представления мантиссы и порядка (ПЗ).

- Форматы команд. Короткая 16-разрядная (основной формат) и длинная команда 32-разрядная (дополнительный формат).

- Способы адресации.

- Общее количество и номенклатура команд.

- 16 РОН и правила их использования

- Адресное пространство один миллион слов. В версии стандарта 1750B адресное пространство расширено до восьми миллионов слов.

- Объем непосредственно адресуемой памяти 64 K слов.

В стандарте предусматривается применение развитой системы прерываний, различные способы адресации, операции со стеками. Одновременно стандартом не регламентируются протоколы программирования внешнего интерфейса, что позволяло использовать в структуре каналы обмена, разработанные до внедрения этого стандарта.

Ко второй половине 80-х годов фирмами США было разработано более 40 микропроцессоров (МП) с архитектурой MIL-STD-1750A для различных областей применения и условий эксплуатации.

Микропроцессоры с архитектурой MIL-STD-1750A и вычислительные устройства на их основе разрабатывали фирмы RCA, TRW, TI, LSI, Хэррис, Фэрчайлд, Теледайн, Делко, CDC, IBM, Сандерс и ряд других фирм. Основные характеристики некоторых БЦВМ с этой архитектурой приведены в таблице 2.1.

Таблица 2.1

	CDC	Дженерал Электрик	IBM	RCA	Теледайн	SCI Текнолоджи
Производительность, Млн. оп/сек (DAIS)	0,75	0,55	1,0	0,53	0,55	0,5
Время доступа к ЗУ, нс	150	200	70	170	150	110
Энергопотребление, вт	24	80	95	26	197	50

Следует отметить так же одноплатную БЦВМ «Мэджик 5», разработанную фирмой Делко Системз Оперейшн на базе КМОП – СБИС. Процессор машины реализован на 12 кристаллах, расположенных на одной стороне платы. ЗУ размещено на другой стороне платы. Производительность машины в однопроцессорной конфигурации на смеси DAIS составляет 0,7  1,0 млн. оп/сек. В структуре БЦВМ предусмотрена возможность построения мультипроцессорных конфигураций.

Фирма Сандерс разработала БЦВМ военного назначения с производительностью на смеси DAIS порядка 1,75 млн. оп/сек в режиме плавающей запятой и 4 млн. оп/сек в режиме фиксированной запятой. Фирма TI представила макет микроЭВМ на базе трех кристаллов с быстродействием 3 млн. коротких операций в секунду.

На основе проведенных работ по реализации архитектуры MIL-STD-1750A была проведена оценка возможных характеристик БЦВМ, выполненных с применением сверхскоростных интегральных схем VHSIC (таблица 2.2).

Таблица 2.2

	Технология начала 80-х годов	Технология VHSIC, 1 этап	Технология VHSIC, 2 этап
Быстродействие, млн. оп/сек	0,85	2,4	12
Емкость ЗУ, К слов	64	256	320
Вес, кг	0,25	0,25	0,18
Энергопотребление, вт	8	8,4	16,5

БЦВМ 70-х – 80-х годов.

Представление об уровне развития средств бортовой вычислительной техники США в 70-х и 80-х годах дает анализ БЦВМ, использованных при создании и последующей модернизации КБО самолетов F-15, F-16, F/А-18, В1-А и В1-В. [9, 10]

Для системы управления вооружением истребителя F-15 фирма IBM разработала 32-разрядную БЦВМ CP 1075/AYK. Производительность машины оценивается величиной порядка 400 тыс. оп/сек, а ОЗУ имеет емкость 16 К слов. В процессе производства истребителей F-15А, F-15В, F-15С характеристики машины последовательно улучшались. Емкость памяти была увеличена до 24 К слов, а затем до 32 – 48 К слов. В соответствии с программой модернизации для истребителей F-15С и F-15Е фирмой IBM была разработана новая машина с процессором AP – 1R, архитектура которого соответствует MIL – STD – 1750A, а производительность более чем в три раза выше (таблица 2.3).

Таблица 2.3

	CP 1075/AYK	AP – 1R
Разрядная сетка, бит	32	16
Производительность, млн. оп/сек	0,4	1,5
Емкость ОЗУ, К слов	16	64
Интерфейс, MIL – STD – 1553В	4 канала	4 канала
Наработка на отказ, час	1350	1620
Вес, кг	18,5	12

В РЛС APG – 63 самолета F-15 использовался цифровой блок обработки сигналов с «жесткой» логикой и БЦВМ общего назначения HCM - 231 для управления режимами РЛС, сканированием антенны и системой захвата цели и ее сопровождения и т. д.

В процессе модернизации истребителя F-15 в модификации самолета F-15С для обработки сигналов стали использовать программируемый процессор обработки сигналов с быстродействием порядка 7,2 млн. оп/сек. Дальнейшее совершенствование привело к использованию РЛС APG – 70 на самолетах F-15С и F-15Е и увеличению производительность процессора данных. Характеристики процессоров обработки данных и обработки сигналов приведены в таблицах 2.4, 2.5.

Таблица 2.4.

Процессор обработки данных	HCM - 231	ПРД (VHSIC)
Тип РЛС	FPG- 63 (F –15A)	APG – 70 (F – 15 E)
Разрядность	24	16
Производительность, тыс. оп/сек	300	1400
Емкость ОЗУ, К слов	16 (128)	128
Емкость ВЗУ, К слов	-	1024
Энергопотребление, вт	300	70
Вес, кг	20 (для 16 К)	8 –10
Наработка на отказ, часы	3000	-

Таблица 2.5.

Процессор обработки сигналов	PSP	PSP-E	PSP (VHSIC)
Архитектура процессора	конвейерная	конвейерная	матричная
Тип РЛС (самолет)	APG-63 (F-15C)	APG-70 (F-15C/E)	APG-70 (F-15E)
Быстродействие млн. оп/сек (операция «бабочка»)	7,2	20	50
Цикл процессора, нсек	140	50	20
Время БПФ 2048 точек, мксек	1600	570	230
ЗУ данных, К слов	6	6
Основное ЗУ, К слов	48 (512)	128 (8 М)
Энергопотребление, вт	1300	2150	50
Вес, кг	21	26	1,3

В системе управления вооружением истребителя F-16 (модификации А и В) использовалась БЦВМ М362F с архитектурой MIL – STD – 1750A. В процессе модернизации комплекса она была заменена более совершенной БЦВМ М372 на самолетах F-16C и F-16D. Характеристики этих БЦВМ приведены в таблице 2.6.

Таблица 2.6

БЦВМ	М362F	М372
Архитектура	MIL – STD – 1750A	MIL – STD – 1750A
Представление операндов	ФЗ, ПЗ	ФЗ, ПЗ
Производительность, тыс. оп/сек	400	1500
Емкость ОЗУ, К слов	64 (128)	256 (до 4М)
Каналы MIL – STD – 1553A/В	4	4
Вес, кг	13	10
Наработка на отказ, часы	2500
Энергопотребление, вт.	177

Для обработки сигналов РЛС APG – 68 (F – 16C и F – 16D) используется матричный процессор с быстродействием 16 млн. оп/сек., в качестве процессора данных используется БЦВМ с архитектурой MIL – STD – 1750A. По одним источникам это БЦВМ М372, по другим – процессор обработки данных интегрирован с матричным процессором обработки сигналов. Планировалось поднять быстродействие матричного процессора до 50 млн. оп/сек и уменьшить энергопотребление до 100 ватт при использовании новой элементной базы.

В системе управления вооружением F/А-18 используется две БЦВМ AN/AYK-14. Характеристики машины и ее модернизированного образца приведены в таблице 2.7.

Таблица 2.7.

БЦВМ	AN/AYK-14 (CDC)	AN/AYK-14 (VHSIC)
Производительность, тыс. оп/сек	360	1400
Емкость ОЗУ, К слов	64	128
Каналы MIL – STD – 1553В	4	6 – 8
Вес, кг	14,5	5
Энергопотребление, вт.	350	70
Наработка на отказ, часы	2100	не менее 13

Для обработки сигналов РЛС APG – 65 используется процессор с быстродействием 7,2 млн. оп/сек, такой же что и в РЛС APG-63 истребителя F-15C. В качестве процессора обработки данных используется БЦВМ Н – 18 с производительностью 700 тыс. оп/сек. и памятью емкостью 20К слов.

Однако век архитектуры MIL – STD – 1750А был весьма коротким. Значительная часть разработок осталась в виде опытных образцов. Уже во второй половине 80-х годов началось производство 32-разрядных МП, в том числе и для построения БЦВМ. К их числу можно отнести микропроцессоры таких фирм, как Intel, SUN, TI, Motorola, AMD, Computer Systems, MIPS Technologic, DEC, IBM и ряда других фирм. При этом ряд микропроцессоров (например, МП серии 80486, в том числе и с тактовой частотой100 - 120 Мгц и МП 80960 фирмы INTEL) выпускались и военном (-55  + 125С) исполнении.