Сигнальные мп фирмы Analog Devices Inc.

Микропроцессоры фирмы ADI представлены на рынке тремя семействами:

• ADSP-218x, ADSP-219x — 16-разрядные процессоры с фиксированной запятой.

• DSP-21хxx — 32-разрядные процессоры, выполненные по модифицированной Гарвардской архитектуре.

• Tiger SHARC (TS10xxx) — Процессоры, использующие статическую суперскалярную архитектуру Tiger SHARC.

В ближайшем будущем планируется создание четвертого поколения процессоров, оптимизированных по энергопотреблению. Все процессоры внутри семейств полностью совместимы программно и частично совместимы аппаратно.

Семейство 16-разрядных ЦСП ADSP218x имеет единое вычислительное ядро, включающее 16-разрядное АЛУ, 32-разрядный регистр сдвига и 40-разрядный умножитель/ аккумулятор. Эти устройства объединены между собой 16-разрядной шиной данных и 24-разрядной шиной программ. Узким местом с точки зрения повышения производительности является 14-разрядная внутренняя шина адреса. Быстродействие данных процессоров варьируется в диапазоне от 33 до 52 МГц. Объем ОЗУ от 4 К до 48 К слов, питание осуществляется от источников 5 В, 3,3 В, 2,5 В. Процессоры имеют удобный интерфейс поддержки прямого доступа к внутренней памяти, два последовательных синхронных порта, обеспечивающих работу с временным разделением 24- или 32- канальными фреймами. Все процессоры имеют интерфейс JTAG. В семействе процессоров ADSP-219x изменена архитектура вычислительного ядра, что позволило увеличить производительность до 300 MIPS.

Второе семейство – ADSP210xx – объединяет 32-разрядные МП, ориентированные на сигнальные алгоритмы, требующие выполнения вычислений в режиме ПЗ. В семейство входят МП ADSP21010, ADSP21021, ADSP21060 и ADSP21062.К особенностям структуры этих МП относятся:

- Все команды в арифметических модулях выполняются за один такт. В составе операций есть команды сдвига, циклического сдвига, операции сложение/вычитание с умножением.

- За один такт процессор может одновременно считать (записать) два операнда в регистровый файл, загрузить два операнда в АЛУ. АЛУ и умножитель могут получить два результата (или три, если АЛУ выполняет операцию сложение/вычитание с умножением). 48- разрядное командное слово позволяет задать в одной команде параллельное выполнение арифметической операции и обмен данными.

- Наличие двух генераторов адреса. Они обеспечивают формирование прямого или косвенного адреса операнда и выполняют над адресами бит – реверсивные операции.

- Наличие механизма организации программных циклов. Инициализация, возврат на начало и выход из программного цикла производится за один такт для уровня вложенности до шести. Процессор аппаратно поддерживает выполнение команд перехода.

МП ADSP21060 и ADSP21062 семейства, будучи совместимыми по системе команд с МП ADSP21010 и ADSP21021 ориентированы, на расширение коммуникационных возможностей при построении параллельных мультипроцессорных систем. Шинный коммутатор соединяет ядро процессора с независимым процессором ввода/вывода, двухвходовой памятью и портом шины мультипроцессорной системы.

МП ADSP21060 содержат на кристалле 4 Мбита статической двухвходовой памяти, которая может быть сконфигурирована для работы 16-разрядными (256 К слов), 32-раз­ряд­ными (128 К слов) и 40-разрядными (80 К слов) словами. Общее адресное пространство – 4 Гслов.

Вычислительные модули на базе ADSP21060х выпускаются в виде микропроцессорных кластеров, содержащих от трех до восьми узлов в виде плат с шинным интерфейсом ISA, PCI или VME, а также в виде модулей – мезонинных плат, устанавливаемых в специальные разъемы материнских плат сигнальных процессоров.

МП семейства ADSP2116х представлено фирмой в 1998 году. МП этого семейства характеризуются наличием в составе микропроцессорного ядра двух процессорных элементов, каждый из которых выполняет операции над своими данными (архитектура ОКМД). В частности МП ADSP21160 имеет внутреннюю память 4 Мбита, 14 каналов прямого доступа к памяти шесть линков и работает на тактовой частоте 100 МГц. Характеристики некоторых МП ADSP2116х приведены в таблице 2.12.

Таблица 2.12.

Название	Описание
ADSP-21161 Low-cost SHARC	100 МГЦ, 600 MFLOPs, 3.3 V, 32/40 бит с ПЗ
ADSP-21160M SHARC	100 МГц, 600 MFLOPs, 3,3 V с ПЗ
ADSP-21165L Low-cost SHARC	60 МГц, 180 MFLOPs, 3,3 V с ПЗ
ADSP-21161L SHARC	44 МГц, 150 MFLOPs, 3,3 V с ПЗ
ADSP-21161 SHARC	50 МГц, 150 MFLOPs, 5 V с ПЗ
ADSP-21160L SHARC	50 МГц, 150 MFLOPs, 3.3 V с ПЗ
ADSP-21162L SHARC	40 МГц, 120 MFLOPs, 3.3 V с ПЗ
ADSP-21160 SHARC	40 МГц, 120 MFLOPs, 5 V с ПЗ
ADSP-21162 SHARC	40 МГц, 120 MFLOPs, 5 V с ПЗ

Компанией ADI разработаны однокристальные многопроцессорные системы, в частности, состоящие из четырех процессоров — Quad DSP. Фирма разработала DSP TigerSHARC™, в котором удачно сочетаются достоинства различных архитектур. Параллелизм уровня команды определен до времени выполнения и кодируется в программе. Это обеспечивает 2 млрд операций (умножения с накоплением) в секунду при тактовой частоте 250 МГц, внутренняя пропускная способность памяти для данных и команд при этом составляет 12 Гбайт/с.

TigerSHARC предлагает 8-, 16-и 32-разрядные DSP с фиксированной и плавающей запятой на одном кристалле, позволяющие обрабатывать 8-, 16- и 32-разрядные типы данных. Пользователи могут самостоятельно настраивать тип данных для конкретной задачи, получая выигрыш в объеме и скорости вычислений. Поддержка различных типов данных позволяет процессору изменять число операций в циклах, основанных на длине обрабатываемого типа данных. Представителем этого семейства является ADSP-TS001. В одном кристалле объединено шесть мегабитов SRAM, ядро с фиксированной и плавающей запятой, четыре двунаправленных порта связи со скоростью передачи 600 Мбайт/с, 64-разрядный внешний порт, четырнадцать каналов прямого доступа к памяти и 128 регистров общего назначения.

Для приложений крупного масштаба, которые требуют многопроцессорных систем DSP. ADI применила свою патентованную технологию порта связи, допуская прямые подключения «кристалл к кристаллу» без потребности в сложной внешней схеме.

TigerSHARC DSP имеет статическую суперскалярную архитектуру. Под этим понимается множество аспектов обычных суперскалярных процессоров, включая архитектуру загрузки/хранения, предсказание перехода и большой регистровый файл. Предсказание переходов поддерживается с помощью 128-разрядного входного буфера адреса перехода. В архитектуре TigerSHARC имеются два блока вычислений, каждый из них содержит умножитель, АЛУ и 64-разрядный регистр сдвига. Имеются встроенные аппаратные средства поддержки основных алгоритмов DSP таких, как БПФ и, алгоритма декодирования Витерби.