Микропроцессоры для обработки сигналов

Отличительной особенностью задач цифровой обработки сигналов является поточный характер обработки больших объемов данных в реальном времени. Это требует от МП высокой производительности и интенсивного обмена с внешними устройствами.

Таблица 2.10

Сигнальные мп

Сигнальные МП (DSP – Digital Signal Processor или программируемые процессоры сигналов - ППС) обладают высокой степенью специализации. В них широко используются методы сокращения длительности командного цикла, конвейеризация на уровне отдельных команд, использование теневых регистров для сохранения состояния вычислений при переключении контекста, гарвардская архитектура (разделение шин команд и данных). Для сигнальных процессоров характерно наличие аппаратного умножителя, позволяющего выполнять умножение за один командный такт. Другой особенностью сигнальных МП является наличие в системе команды умножения с накоплением (С = А  В + С). При этом в команде указывается число выполнения циклов и правила изменения индексов. В сигнальных процессорах реализуется аппаратная поддержка командных циклов. [11]

К наиболее крупным производителям DSP относятся фирмы Motorola, Analog Devices и Texas Instruments (TI). В конце 90-х годов фирма TI контролировала 45% рынка DSP.

Сигнальные МП фирмы Texas Instruments. [12, 13]

Первый цифровой сигнальный МП фирма TI фирма разработала в 1982 году, а в 1998 году разработан DSP с быстродействием 1600 MIPS. Фирма начала работы по освоению технологии 0,07 мкм. В настоящее время фирма TI предлагает пользователям четыре платформы, оптимизированные под задачи:

• TMS320;

• С2000 для задач с невысокой вычислительной мощностью,

• С5000 для задач с высокой вычислительной мощностью и малым энергопотреблением;

• С6000 для решения задач с максимальным быстродействием.

До середины 90-х годов фирмы TI производила сигнальные процессоры платформы TMS320. Эти DSP образовали два класса - процессоры для обработки чисел с фиксированной запятой и процессоры для обработки чисел с плавающей запятой. Первый класс представлен тремя семействами DSP, базовыми моделями которых являются соответственно TMS320 С10, С20, С50. Ко второму классу относятся процессоры TMS320 С30 и С40. Процессоры старших поколений одного семейства наследуют основные архитектурные особенности и совместимы “снизу вверх” по системе команд. Системы команд DSP, выпускаемых фирмой ТI, достаточно универсальна и позволяет создавать на их основе управляющие вычислительные машины, в том числе и бортовые. МП TMS320C80 поддерживает операции с плавающей запятой и представляет собой мультипроцессорную систему, выполненную в одном кристалле, а семейство TMS320C6x включает процессоры как с фиксированной, так и с плавающей запятой.

В основу МП TMS320C1х положена модифицированная гарвардская архитектура, отличием которой от традиционной гарвардской архитектуры является возможность обмена данными между памятью программ и памятью данных, что повышает гибкость устройства. TMS320C10 является 16-разряд­ным процессором. Его адресное пространство составляет 4К 16-разрядных слов памяти программ и 144 слов памяти данных. Длительность командного такта процессора составляет 160—200нс. Арифметические функции в процессоре реализованы аппаратно. Он имеет аппаратные умножитель, устройство сдвига, аппаратную поддержку автоинкремента/декремента адресных регистров данных. С внешними устройствами процессор взаимодействует через восемь 16-разрядных портов ввода/вывода. Предусмотрена возможность обработки внешнего прерывания. Другие микропроцессоры данного семейства имеют аналогичную архитектуру и отличаются длительностью командного такта, конфигурацией памяти и составом дополнительных периферийных устройств.

МП семейства TMS320C2x имеют аналогичную архитектуру, но обладают повышенной производительностью и более широкими функциональными возможностями. Внутреннее оперативное ЗУ большинства моделей имеет емкость 544 слова. Ряд моделей содержат на кристалле постоянную память емкостью 4К слов. Все процессоры семейства могут использовать по 64К слов памяти программ и данных, имеют по 16 16-разрядных портов ввода/вывода и последовательный порт. Большинство МП семейства имеют цикл, равный 100 нсек.

МП семейства TMS320C5x, обеспечивая совместимость по системе команд и наследуя общие архитектурные особенности построения, отличаются большими функциональными возможностями, повышенной тактовой частотой, меньшим энергопотреблением.

В процессоре реализована аппаратная поддержка кольцевых буферов, имеется возможность одновременного создания в памяти данных 2 независимых кольцевых буферов. Существует возможность кратного выполнения блока программы. Процессор содержит 11 теневых регистров, используемых для быстрого сохранения и восстановления состояния основных регистров в случае возникновения программных или аппаратных прерываний. Параллельное логическое устройство процессора позволяет выполнять битовые и логические операции над операндами, содержащимися в памяти и различных регистрах.

Значительное внимание при разработке процессоров данного семейства уделялось обеспечению энергосберегающих режимов функционирования. Процессоры выпускаются на напряжение 3В и 5В. В микропроцессорах поддерживаются активный, периферийный и ждущий режимы. В периферийном режиме центральный процессор останавливается, работает только периферия. В ждущем режиме процессор останавливается до получения сигнала прерывания.

Модифицированная гарвардская архитектура, предусматривающая раздельные шины команд и данных, позволяет одновременно выбирать инструкции и операнды. Возможность обмена между памятью программ и данных увеличивает гибкость микропроцессора. Так, коэффициенты, расположенные в памяти программ, могут быть переданы в память данных, что приводит к экономии памяти, выделяемой для коэффициентов. Процессор имеет увеличенный, по сравнению с предыдущими семействами, объем памяти внутри кристалла и перепрограммируемую энергонезависимую flash-память.

Наличие 4-уровнего конвейера позволяет TMS320C5xx выполнять большинство команд за один такт. МП содержит средства управления прерываниями, повторного выполнения операций и вызова подпрограмм и функций. Все микропроцессоры семейства имеют одинаковое процессорное ядро и отличаются различными конфигурациями памяти и периферией внутри кристалла.

Процессоры TMS320C54x отличает комбинирование модифицированной гарвардской архитектуры с тремя внутренними шинами данных и одной шиной команд. Такая внутренняя организация процессора позволяет обеспечить высокую степень параллельности выполнения команд. Этому семейству свойственна специализированная система команд, наличие на кристалле дополнительных периферийных устройств и увеличенный объем внутренней памяти. Все это позволяет добиться высокой гибкости и производительности. Три шины данных используются для чтения операндов и записи результа­та операции одновременно с выборкой инструкции в одном процессорном цикле. АЛУ микропроцессора способно выполнять арифметические или булевы операции над комплексными числами (используя два регистра-аккумулятора) или может функционировать как два 16-разрядных АЛУ, выполняющих одновременно две операции с 16-разрядными операндами. АЛУ и MAC могут выполнять операции в цикле одновременно. Все микропроцессоры семейства TMS320C54x имеют одинаковую структуру, но отличаются друг от друга расположенной на кристалле периферией.

К настоящему времени разработано порядка 20 модификаций процессора с производительностью от 40 до 100 млн. оп/сек. Основные характеристики некоторых моделей семейства приведены в таблице 2.11.

Таблица 2.11.

Микропроцессор.	Быстродействие.	RAM/ROM	DAT/PRO
TMS320LC545A-66	66 MIPS	6K/48K	64K/64K
TMS320LC546A-66	66 MIPS	6K/48K	64K/64K
TMS320LC548-66	66 MIPS	32K/2K	8M/64K
TMS320LC548-80	80 MIPS	32К/2K	8M/64K
TMS320LC549-66	66 MIPS	32К/16K	8M/64K
TMS320LC549-80	80 MIPS	32К/16K	8M/64K
TMS320VC549-100	100 MIPS	32К/16K	8M/64K

Первым представителем класса процессоров с плавающей запятой был TMS320C30. На момент выпуска процессора, в конце 80-х годов, TMS320C30 значительно превосходил по производительности процессоры других компаний-производителей сигнальных процессоров. Процессор отличают гибкая система команд, хорошая аппаратная поддержка операций с плавающей запятой, мощная система адресации, расширенное адресное пространство, поддержка языка высокого уровня - С.

Процессор производится по 0,7-микронной КМОП технологии с 3 уровнями металлизации. Все операции в процессоре выполняются за один такт. При длительности такта 60 нс. TMS320C30 имеет быстродействие около 33 млн. операций с плавающей запятой в секунду. Высокая производительность процессора на DSP-алгоритмах обеспечивается благодаря аппаратному выполнению ряда специфических функций, которые в других процессорах реализуются на уровне программ или микропрограмм. Процессор имеет конвейерную регистроориентированную архитектуру и может параллельно выполнять в одном такте умножение и арифметико-логические операции с числами в формате с фиксированной или плавающей запятой.

АЛУ процессора работает как с целыми числами, так и с числами в формате с плавающей запятой. Встроенный контроллер ПДП позволяет совмещать во времени выполнение обменов данными с памятью и вычисления. Наличие у TMS320C30 мультипроцессорного интерфейса, двух внешних интерфейсных портов, двух последовательных портов, расширенной системы прерываний упрощает конструирование систем на его основе.

Следующими представителями сигнальных процессоров с плавающей запятой стали процессоры семейства TMS320C4x. Благодаря особенностям своей структуры DSP TMS320C40 получили широкое распространение в мультипроцессорных системах и практически вытеснили семейство транспьютеров, производимых рядом европейских компаний. Процессоры TMS320C4x совместимы по системе команд с TMS320C3x, но обладают большей производительностью и лучшими коммуникационными возможностями. Фактически МП TMS320C4x развивают линию транспьютеров. семейство TMS320C4x входят процессоры TMS320C40, TMS320C44, TMS320LC40. TMS320C40 имеет производительность 30 MIPS/ 60 MFLOPS и максимальную пропускную способность ввода/вывода 384 Мбайт/сек. С40 содержит на кристалле 6 высокоскоростных (20 Мбайт/с) коммуникационных портов и 6 каналов DMA, 2K слов памяти, 128 слов программного кэша и начальный загрузчик. Две внешних шины обеспечивают 4 Гслов объединенного адресного пространства.

Процессор TMS320C44 - более дешевый вариант, имеющий 4 коммуникационных порта и адресуемое пространство 32 миллиона слов. Они отличается низким энергопотреблением, производительностью 40 MIPS / 80 MFLOPS. Компонентами ЦП являются:

• умножитель данных в целочисленном формате и в формате с плавающей запятой;

• арифметико-логический модуль;

• 32-разрядное барабанное устройство сдвига;

• внутренние шины;

• дополнительные модули регистровой арифметики;

• регистровый файл CPU.

Умножитель выполняет операции над 32-разрядными данными в формате с фиксированной запятой и 40-разрядными данными в формате с плавающей запятой, причем умножение производится за один такт. Микропроцессор аппаратно поддерживает операции деления и извлечения квадратного корня. Устройство барабанного сдвига позволяет за один такт выполнить сдвиг данных влево или вправо на число позиций от 1 до 32.

Два дополнительных модуля регистровой арифметики функционируют параллельно с умножителем и ALU и могут генерировать два адреса в одном такте. В процессоре поддерживается относительная базовая, базово - индексная, циклическая и бит - реверсивная адресации.

Адресуемое микропроцессором пространство составляет 4 миллиарда 32-разрядных слов. На кристалле расположены два двухвходовых блока оперативной памяти RAM0 и RAM1 размером 4 Кбайт каждый, а также двухвходовой блок ROM, содержащий программу начальной загрузки. Кэш команд процессора емкостью 128 32-разрядных слов содержит наибо­лее часто используемые участки кода, что позволяет сократить среднее время выборки команд. Шесть (четыре у С44) высокоскоростных коммуникационных портов обеспечивают эффективный обмен данными между процессорами по шести (четырем) линкам. Линк состоит из 8-разрядной двунаправленной линии данных и двунаправленных одноразрядных управляющих линий для передачи сигналов. Каждый порт имеет входную и выходную FIFO очереди.

МП TMS320C8х предназначен для обработки сигналов, а также для обработки изображений, 2- и 3-мерной графики, в системах виртуальной реальности и для других применений. На кристалле объединяется пять процессоров. Четыре из них – процессоры обработки сигналов, каждый из которых за один такт может выполнить несколько RISC подобных операций. Пятый процессор является главным и представляет собой 32-разрядный RISC – процессор с сопроцессором для операций с ПЗ. На кристалле МП расположены также контроллер прямого доступа к памяти, видеоконтроллер, система контроля и отладки и память емкостью 50 Кбайт. Суммарная производительность C80 на регистровых операциях порядка 2⁹ оп/сек. Пропускная способность внутрисистемной шины достигает 2,4 Гбайт/сек – в потоке данных и 1,8 Гбайт/сек – в потоке команд.

• Процессоры обработки сигналов – 32- разрядные.

• Главный процессор – 32- разрядный.

• Память на кристалле – 50 Кбайт

• Адресное пространство – 4 Гбайт.

• Внешние прерывания – 4.

• Напряжение питания – 3,3 вольта.

• Число транзисторов на кристалле - 400000

• Топологические нормы – 0,5.

МП TMS320C80 обеспечивает высокую степень гибкости и адаптивности. Входящие в состав TMS320C80 процессоры ЦОС программируются независимо друг от друга и могут выполнять как разные, так и одну общую задачу. Обмен данными производится через общую память, размещенную внутри кристалла. Доступ к этой памяти обеспечивает матричный коммутатор, выполняющий одновременно и функции арбитра при обращении к одному сегменту памяти нескольких процессоров.

МП семейства TMS320C6х.

Семейство МП TMS320C6х включает процессоры как с ФЗ, так и с ПЗ. Первый представитель семейства TMS320С6201 оперирует с данными в формате ФЗ и обеспечивает на тактовой частоте 200 МГц производительность порядка 1600 млн. оп/сек. МП С6201 содержит в своей структуре:

- Процессорное ядро.

- Память емкостью 1 Мбит, 512 Кбит для программ, 512 Кбит для данных.

- 32-разрядный интерфейс внешней памяти.

- Два последовательных расширенных буферизированных порта.

- 16-разрядный порт подключения к главному процессору

- Два канала доступа к памяти данных

- Генератор интервалов времени.

Процессорное ядро представляет собой процессор с восемью функциональными модулями, включая два умножителя и шесть АЛУ. Модули взаимодействуют через два регистровых файла, содержащих по 16 32-разрядных регистров. За один такт процессорное ядро может выполнять до восьми команд. В процессоре используется упаковка команд, сокращающая размеры кода и время выборки команды. 256-разрядная шина памяти программ позволяет выбирать восемь 32-разрядных команд за один такт. Все команды содержат условия их выполнения, что сокращает время их обработки и увеличивает степень параллелизма. Процессор оперирует с 8/16/31-разрядными операндами. Для ряда приложений предусмотрена возможность работы с 40-разрядными операндами. Все операции выполняются на регистрах. В МП TMS320C6701 предусмотрено АЛУ для операций в формате ПЗ и более широкий интерфейс (128 бит) внешней памяти.

Платформа С2000 предназначена для решения задач управления и для разработки встроенных приложений, отличается развитой периферией DSP и невысокой стоимостью. Семейство TMS320C28xx, первые образцы которого появились в конце 2001 года, имеют производительность до 400 MIPS. В составе ядра предусмотрен умножитель 32*32 разряда, устройство чтения/модификации/записи (за 1 такт), адресное пространство расширено до 8 Гбайт, а внутренние шины — до 32 разрядов.

Платформа С5000 — мощные процессоры, использующие арифметику с фиксированной запятой. Они ориентированы на рынок портативных устройств и мобильной связи. Процессоры семейства TMS320C54xx имеют высокую производительность (до 200 MIPS) и рекордно низкое энергопотребление (до 0,32 мВт/MIPS).

Семейство С54хх интересно наличием встроенного ОЗУ большой емкости (до 256К слов), возможностью чтения двух операндов и записи одного результата в одном такте ЦПУ, многоканального контроллера прямого доступа к памяти (ПДП), нескольких многоканальных буферизованных последовательных портов и, конечно, минимальным на рынке энергопотреблением. Интересны многопроцессорные DSP (VC5420 и VC5421), каждый из которых объединяет 2 ядра VC5410.

Первый представитель семейства C55xx — DSP TMS320VC5510. Этот однопроцессорный кристалл включает 160 К слов ОЗУ и имеет быстродействие 400 MIPS (цикл равен 5 нсек). В состав ЦПУ добавлен второй умножитель, дополнительное АЛУ, добавлены новые шины, расширен генератор адреса. У программиста появилась возможность гибко управлять энергопотреблением, программно отключая отдельные блоки ЦПУ и периферии. В результате этого, а также благодаря переходу на технологию 0,1 мкм энергопотребление нового семейства составит всего 0,05 мВт/MIPS, делая эти DSP наиболее привлекательными для портативных устройств. Этому же способствует высокая плотность программного кода, во многом обусловленная переменной длиной команды (8–48 разрядов) нового семейства.

Платформа С6000 призвана обеспечить максимальную производительность для приложений, требующих предельных скоростей вычислений как с фиксированной, так и с плавающей запятой. Первое семейство представляет DSP TMS320C62xx с быстродействием до 2400 MIPS, второе —TMS32067xx производительностью до 1 GFLOPS. Платформа С6000 — процессоры, имеющие архитектуру «длинного командного слова». На исполнение одновременно выдается восемь 32-разрядных команд (256 бит), которые выполняются на 8 независимых функциональных устройствах (2 умножителя и 6 АЛУ). Семейства C62xx и C67xx программно совместимы, что позволяет варьировать варианты их применения.

Следует выделить процессор TMS320C6203, который имеет ОЗУ емкостью 896 Кбайт и длительность такта 3,3 нсек (2400 MIPS), а также процессор TMS320C6205, в состав которого включен PCI-контроллер. Для приложений, чувствительных к стоимости, представляют интерес процессоры TMS320C6211 и TMS320C6711, имеющие быстродействие соответственно 1200 MIPS и 900 MFLOPS.

Фирма TI анонсировала создание нового семейства - TMS320C64x. Ядро С64х будет работать на частоте свыше 1 ГГц, а быстродействие достигнет 8800 MIPS. При этом поддерживается полная программная совместимость в рамках платформы C6000. Новая архитектура ядра позволяет выполнение двух 32-разрядных, четырех 16-разрядных или восьми 8-разрядных операций умножения и накопления (MAC) на каждый цикл. При этом достигается быстродействие 4400 MMAC на 16-разрядных операндах или 8800 MMAC на 8-разрядных. Интересно, что при тактовой частоте 1,1 ГГц потребление C64xx составляет менее 4 Вт.