9/10

Результаты моделирования

Анализ правильности логики собранной схемы

На последнем рисунке приведена временная диаграмма работы сумматора при частоте входных сигналов 1 Гц. Проведем анализ правильности логики его работы на этой частоте, составив таблицу истинности по диаграмме:

xi yi pi si pi+1

0 0 0 0 0

0 0 1 1 0

0 1 0 1 0

0 1 1 0 1

1 0 0 1 0

1 0 1 0 1

1 1 0 0 1

1 1 1 1 1

Очевидно, что таблица, полученная опытным путем, совпадает с таблицей истинности одноразрядного двоичного сумматора и, следовательно, схема собрана правильно.

Подбор значений предельно допустимых задержек

Попробуем смоделировать работу схемы при заданной частоте и стандартном времени срабатывания элементов (1·10-7 с):

10/10

Диалог настройки задержек:

Как видим из временной диаграммы, схема функционирует некорректно.

Будем менять время задержки, пока временная диаграмма не начнет соответствовать таблице истинности.

Это происходит при задержке, равной 2·10-8 с: