Регістри зсуву

Регістри зсуву використовують для вве­дення, зберігання, зсуву і виведення двійко­вих чисел.

Інформація може зсуватися вправо, вліво або у двох напрямах. Двійкові розряди над­ходять у зсувний регістр на один інформа­ційний вхід в послідовному коді.

Послідовний код відповідає надходженню розрядів двійкового числа на вхід регістра одного за одним через певні проміжки часу. На рис. 6.11 наве­дено приклад побудови трирозрядного зсувного регістра, на базі D-тригерів з додатковими R- і S- входами зі зсувом двійкової інформації вправо.

Рисунок 6.11

На відміну від паралельних регістрів послідовні мають тільки один вхід і можуть мати один вихід або декілька виходів. Двійкове число в послідовному коді подасться на вхід регістра. За першим імпульсом, поданим на вхід «дозвіл на введення», переданий розряд двійкового числа запишеться на вихід Q1 першого D-тригера. Наступний розряд двійкового числа запи­шеться на вихід Q1 після приходу другого дозволяючого імпульсу, а двій­ковий розряд, що був раніше записаний на виході Q1, переміститься на ви­хід Q2 наступного тригера і т. д. Отже, з кожним наступним імпульсом ра­ніше записана двійкова інформація зміщуватиметься на одну позицію вліво. Керуючий вхід «скидання» призначений для початкового встановлення всіх тригерів у нульовий стан.

На рис. 6.12 подано часові діаграми роботи регістру зсуву і таблицю ста­нів при надходженні на його входи числа 001 на протязі чотирьох синхро­імпульсів. Аналогічно побудовані регістри, які зсувають інформацію впра­во. Регістри в інтегральному виконанні мають малі габарити, високі швид­кодію і надійність.

Рисунок 6.12.

Таблиця до рисунка 6.12

X	C	Q1	Q2	Q3
1	ˉ	0	0	0
1	1	1	0	0
0	2	0	1	0
0	3	0	0	1
0	4	0	0	0

ІМС регістрів

Розглянемо будову і дію регістрів 555 і 561-ї серій, які випускає промис­ловість в інтегральному виконанні. На рис. 6.13 наведені позначення мікросхем-регістрів

а) К555ИР1, б) К555ИР15, в) К561ИР2.

Рисунок 6.13

Інтегральна мікросхема К555ИР1 (рис. 6.13,а) - чотирирозрядний регістр зсуву із входами послідовного і паралельного занесення. Схема має два так­тові входи СІ і С2, керуючий вхід вибору режиму V, один інформаційний вхід D0 для занесення інформації в послідовному коді, чотири інформацій­них входи D1-D4 для занесен­ня інформації в паралельному коді і чотири виходи з кожного розряду регістра Q1. Q2. Q3. Q4.

Схема може працювати в таких режимах:

режим перетворення послі­довного коду в паралельний, зсув інформації вправо, зсув інформації вліво, паралельне занесення, зберігання.

Режим вибирається поданням логічного «0» або логічної «1» на вхід V.

Під час роботи схеми в режимі перетворення послідовного коду в пара­лельний із зсувом вправо (в бік зростання номерів виходів) на вхід V пода­сться низький рівень. При цьому вимикаються паралельні входи, дозволяється занесення інформації в регістр в послідовному коді через вхід DО, встановлюється зв'язок виходу кожного розряду з входом наступного, а та­кож дозволяється проходження тактової серії через вхід СІ. При цьому треба зазначити, що на інформаційному вході D0 сигнали мають поновлюва-тись до надходження спаду (перепаду «1-0») тактового імпульсу. Вправо на один розряд інформація зсувається при кожному перепаді з «1» в «0» такто­вого імпульсу, поданого на вхід СІ. Інформація в паралельному коді з'явля­ється на виходах Q1, Q2, Q3, Q4 через чотири такти.

Для використання схеми як перетворювача послідовного коду в парале­льний із зсувом вліво треба виконати зовнішнє з'єднання виходів кожного розряду регістра з входом паралельного занесення попереднього розряду. На вхід V при цьому має подаватися рівень логічної «1», який від'єднує вхід послідовного занесення D0, розриває зв'язок виходу кожного розряду із входом наступного, дозволяє занесення інформації через входи паралельно­го занесення з виходу кожного розряду на вхід попереднього і проходження і актової серії через вхід С2. Інформація в послідовному коді заноситься че­рез вхід паралельного занесення останнього каскаду регістра D4. Вліво ін­формація зсувається при кожному перепаді з «1» в «0» тактового імпульсу, поданого на вхід С2.

Інформація паралельно заноситься в регістр через паралельні входи D1-D4 за наявності на вході V рівня логічної «1» і з приходом на вхід С2 пере­паду з «1» в «0». При цьому входи послідовного занесення D0 ї тактової ча­стоти СІ вимикаються.

Наявність керуючого входу V розширює можливості використання мік­росхеми. Якщо СІ і С2 з'єднати між собою, то можна керувати зсувом з за­писом, лише змінюючи логічний рівень на вході V. Можна з'єднати між собою входи С2 і V - тоді зсув матимемо при поданні імпульсів на вхід СІ, а запис при поданні на С2.

З'єднавши послідовно кілька таких регістрів, можна побудувати n-розрядний регістр із зсувом вправо або вліво.

Мікросхема К555ИР13 (рис. 6.13, б) - це універсальний восьмирозрядний регістр зсуву в великими функціональними можливостями. Регістр мо­же працювати в таких режимах:

- послідовного введення інформації із зсувом вправо;

- послідовного введення інформації із зсувом вліво;

- паралельного введення;

- зберігання;

- встановлення нулів (очищення, скидання). Режим роботи задається сиг­налами на керуючих входах без застосування додаткових пристроїв і зов­нішніх зв'язків.

Мікросхема має такі виводи: інформаційні входи послідовного введення інформації - DR використовується при зсуві вправо (від англійського displacement right) і DL при зсуві вліво; вісім входів D1-D8 для паралельно­го введення, тактуючий вхід С, керуючі входи VI і V0 для вибору режиму, вхід R для встановлення регістра в нульовий стан і вісім виходів від розря­дів Q1/Q8

Регістр у режимі послідовного введення із зсувом вправо працює при VI=0 і V0=1. Інформація в послідовному коді подається на вхід, починаючи з молодших розрядів. Введення і зсув усього числа на один розряд відбува­ється з кожним перепадом «0-1» тактових імпульсів. Послідовне введення із зміщенням вліво здійснюється ігри керуючих сигналах VI - 1 і V0 = 0. Вхідна інформація має надходити на вхід DL із старших розрядів. Для пара­лельного введення з входів Dl—D8 на керуючих входах має бути VI = 1 і V0 = 1. Інформація з Dl - D8 буде записана в тригери регістра і з'явиться на виходах Q1-Q8 за перепадом «0-1» татового імпульсу.

Щоб запобігти зривам, стани керуючих входів VI і V0 мають змінюва­тись при С = 1. Якщо на обох керуючих входах VI = V0 = 0 тригери не пе­ремикаються, то настає режим зберігання.

Короткочасним поданням нульового потенціалу на вхід R регістр очи­щується, незалежно від стану інших виходів. Під час дії імпульсу R=() ре­гістр не діє. Для виконання інших операцій, треба підтримувати стан R=l.

Сімейство мікросхем КМОН має кілька типів регістрів зсуву. Розглянемо один з них.

Мікросхема К561ИР2 має два однакові чотирирозрядні регістри з послі­довним введенням і паралельним виведенням інформації. Цю мікросхему можна використати як універсальний регістр, а також як перетворювач коду в паралельний. Умовне графічне позначення мікросхеми показано на рис.6.13 в). Вхід D - інформаційний. Інформація зсувається за перепадом «0-1» тактових імпульсів на вході С. Нулі на всіх виходах встановлюються сигналами одиничного рівня на вході R. Цей вхід має пріоритет відносно решти входів.

КОМБІНАЦІЙНІ ВУЗЛИ КОМП'ЮТЕРНОЇ ТЕХНІКИ

Якщо в основі роботи більшості послідовнісних схем основою є тригери то в комбінаційних схемах основою є звичайні логічні елементи або логічні матриці, побудовані за технологією ІМС пам'яті. Найбільш поширені ком­бінаційні схеми це і дешифратори (DC) перетворювачі кодів, шифратори(CD), мультиплексори (МUX) і демультиплексори (DМХ) Дешифратор