2.6.5. Магистральный интерфейс agp

В настоящее время самой быстрой универсальной шиной расширения является PCI, имеющей при тактовой частоте 33 МГц пиковую пропускную способность 132 Мбайт/с (локальную шину VLB, как устаревшую, в расчет не берем). Одним из главных потребителей пропускной способности шины является графический адаптер. По мере развития возможностей графической системы — увеличения разрешения, как по количеству пикселов, так и по глубине цвета — требования к пропускной способности шины, связывающей дисплейный адаптер с памятью и центральным процессором компьютера, повышаются. Параллельно повышению пропускной способности шины применяют меры по уменьшению потока данных, передаваемых по этой шине при графических построениях. Для этих целей графические платы снабжают акселераторами и увеличивают объем буферной памяти (видеопамяти), которой пользуется процессор акселератора при выполнении построений. В результате высокоинтенсивный поток данных в основном циркулирует внутри графической карты, относительно слабо нагружая внешнюю шину. Однако на новом витке гонки функциональных возможностей графический акселератор занимается и трехмерными построениями, в результате чего ему становится тесно в ограниченном объеме встроенной памяти графического адаптера и его поток данных снова выплескивается на внешнюю шину.

• Фирма Intel на базе шины PCI 2.1 разработала новый стандарт подключения графических адаптеров — AGP (Accelerated Graphic Port — ускоренный графический порт). Этот порт представляет собой 32-разрядную шину с тактовой частотой 66 МГц (точнее, 66,66...), по составу сигналов (табл. 2.7) напоминающую шину PCI.

Таблица 2.7. Сигналы порта AGP

Ряд А	№ Ряд В		Ряд А	№ Ряд В
Spare	1 12V		Vddq3.3	34 Vddq3.3
5.0V	2 Spare		AD21	35 AD22
5.0V	3 Reserved		AD 19	36 AD20
USB+	4 USB-		GND	37 GND
GND	5 GND		AD17	38 AD18
INTB#	6 INTA#		C/BE2#	39 AD16
CLK	7 RST#		Vddq3.3	40 Vddq3.3
REQ#	8 GNT#		IRDY#	41 FRAMED
VCC3.3	9 VCC3.3		42
ST0	10 ST1		GND	43 GND
ST2	11 Reserved		44
RBF#	12 PIPE#		VCC3.3	45 VCC3.3
GND	13 GND		DEVSEL#	46 TRDY#
Spare	14 Spare		Vddq3.3	47 STOP#
SBAO	15 SBA1		PERR#	48 Spare
VCC3.3	16 VCC3.3		GND	49 GND
SBA2	17 SBA3		SERR#	50 PAR
SBSTB	18 Reserved		C/BE1#	51 AD15
GND	19 GND		Vddq3.3	52 Vddq3.3
SBA4	20 SBA5		AD14	53 AD13
SBA6	21 SBA7		AD12	54 AD11
KEY	22 KEY		GND	55 GND
KEY	23 KEY		AD10	56 AD9
KEY	24 KEY		AD8	57 С/ВЕ0#
KEY		25 KEY	Vddq3.3	58 Vddq3.3
AD31		26 AD30	ADSTB0	59 Reserved
AD29		27 AD28	AD7	60 AD6
VCC3.3		28 VCC3.3	GND	61 GND
AD27		29 AD26	ADS	62 AD4
AD25		30 AD24	AD3	63 AD2
GND		31 GND	Vddq3.3	64 Vddq3.3
ADSTB1		32 Reserved	AD1	65 AD0
AD23		33 С/ВЕ3#	SMB0	66 SMB1

Место AGP в архитектуре компьютера иллюстрирует рис. 2.1, г. Из рисунка видно, что чипсет связывает AGP с памятью и системной шиной процессора, не натыкаясь на ставшую уже «узким местом» шину PCI. «Ускоренность» порта обеспечивается следующими тремя факторами:

• Конвейеризацией операций обращения к памяти.

• Сдвоенными передачами данных.

• Демультиплексированием шин адреса и данных.

Конвейеризацию обращений к памяти иллюстрирует рис. 2.32, где сравниваются обращения к памяти PCI и AGP. При не конвейеризированных обращениях PCI во время реакции памяти на запрос шина простаивает. Конвейерный доступ AGP позволяет в это время передавать следующие запросы, а потом получить плотный поток ответов (самих передаваемых данных).

Рис. 2.32. Циклы обращения к памяти PCI и AGP

Спецификация AGP предусматривает возможность постановки в очередь до 256 запросов, но при конфигурировании РnР уточняются реальные возможности конкретной системы (у памяти все-таки возможности ограничены). AGP поддерживает две пары оче­редей для операций записи и чтения памяти с высоким и низким приоритетом. В процесс передачи данных любого запроса может вмешаться следующий за­прос, в том числе и запрос в режиме PCI.

Сдвоенные передачи данных обеспечивают при частоте тактирования шины в 66 МГц пропускную способность до 532 Мбайт/с, что для 32-битной шины (4 байта) несколько неожиданно: 66,6x4=266. В AGP кроме «классического» режима, называемого теперь «х1», в котором за один такт синхронизации передается один 4-байтный блок данных, имеется возможность работы в режиме «х2» когда блоки данных передаются как по фронту, так и по спаду сигнала синхронизации (как и в шине АТА Ultra DMA-33). Управление передачей в таком режиме названо SideBand Control (сокращенно — приставка SB к имени сигнала). Заказать режим х2 может только графическая карта, если, конечно, она его поддерживает. В перспективе ожидается переход на тактовую частоту 100 МГц и, следовательно, повышение пропускной способности до 800 Мбайт/с.

Демультиплексирование (разделение) шины адреса и данных сделано несколько необычным образом. В идеале демультиплексирование подразумевает наличие двух полноразрядных шин — адреса и данных. Однако реализация такого варианта была бы слишком дорогой. Поэтому шину адреса в демультиплексированном режиме представляют 8 линий SBA (SideBand Address), по которым за три такта синхронизации передаются четыре байта адреса, длина запроса (1 байт) и команда (1 байт). За каждый такт передаются по два байта — один по фронту, другой по спаду тактового сигнала. Поддержка демультиплексированной адресации не является обязательной для карты с портом AGP, но хост-конроллер, естественно, должен ее поддерживать. Альтернативой такому способу подачи адреса является обычный - по мультиплексированной шине AD.

Таким образом, AGP может реализовать всю пропускную способность 64-битной основной памяти компьютера на процессоре Pentium и старше. При этом возможны конкурирующие обращения к памяти со стороны процессора и со стороны мостов шин PCI.

Порт AGP может работать как в своем «естественном» режиме с конвейеризацией и сдвоенными передачами, так и в режиме шины PCI. В конвейеризированном режиме, в котором начало цикла отмечается сигналом PIPE#, возможны только обращения к памяти. В режиме PCI циклы начинаются с сигнала FRAME# и обращения возможны как к пространству памяти, так и пространству ввода/вывода и конфигурационному пространству. Слот AGP является достаточным для подключения дисплейного адаптера (это не расширение, как, например, VLB). Кроме собственно AGP, в него заложены и сигналы шины USB, которую предполагается заводить в монитор. Внешне карты с портом AGP похожи на PCI, но у них используется разъем повышенной плотности с «двухэтажным» (как у EISA) расположением ламелей, и сам разъем располагается несколько дальше от задней кромки платы, чем разъем PCI.

Фирма Intel ввела поддержку AGP в чипсеты для процессоров Pentium Pro и Pentium II, поскольку его конвейерный режим близок по духу режиму системной шины этих процессоров. Однако нет противопоказаний и против применения AGP для процессоров класса Pentium.

AGP строился исключительно исходя из нужд графического акселератора. Порт позволяет работать в двух режимах — режиме DMA и режиме исполнения (Executive Mode). В режиме DMA акселератор при вычислениях рассматривает свой локальный буфер как первичную память, а когда ее объема недостаточно, подкачивает данные из основной памяти, используя быстрый канал AGP. При этом для трафика порта характерны длительные последовательные (блочные) передачи. В режиме исполнения локальный буфер и основная память для акселератора равнозначны и располагаются в едином адресном пространстве. Такой режим работы акселератора с памятью называется DIME (Direct Memory Execute). Для этого режима трафик порта будет насыщен короткими произвольными запросами.

Надо заметить, что многие преимущества AGP носят потенциальный характер и могут быть реализованы лишь при встречной поддержке как со стороны аппаратных средств графического адаптера, так и со стороны программного обеспечения. Пиковая пропускная способность AGP на самом деле не вершина — в графических адаптерах с WRAM или RDRAM внутренняя скорость обмена данными акселератора с видеопамятью достигает 1,6 Гбайт/с, так что DIME привлекает только объёмом доступной памяти.