- •Оглавление
- •Введение
- •Методы разработки алгоритмов и программ имитационных моделей комбинационных схем и последовательных автоматов с памятью
- •Методы разработки алгоритмов имитационных моделей комбинационных схем
- •Непосредственнее решение функций алгебры логики
- •Метод бинарных функций
- •Решение функции алгебры логики методом адресных переходов
- •Элементы памяти полупроводниковых устройств
- •Классификация триггерных устройств
- •Триггер как элементарный последовательный автомат
- •Наиболее популярные методы разработки алгоритмов и программ имитационных моделей с памятью
- •Асинхронные триггеры
- •Асинхронный rs-триггер
- •Асинхронные s-, r- и e-триггеры
- •Асинхронный d-триггер
- •Асинхронные т-триггеры
- •Асинхронные jk-триггеры с импульсным управлением
- •Асинхронные потенциально управляемые jk-триггеры
- •Синхронные (тактируемые) триггеры
- •Синхронный rs-триггер
- •Синхронный d-триггер
- •Синхронный jk-триггер
- •Универсальные d- и jk-триггеры
- •Примеры схем, построенных с применением jk-триггера к155тв1
- •Пример разработки имитационной модели триггерного устройства
- •Непосредственное решение уравнений, описывающих работу триггерной установки
- •Использование графа состояний триггерного устройства для разработки алгоритма
- •Применение таблицы переходов для решения поставленной задачи
- •Реализация дискретных устройств на микроконтроллерах pic16
- •Введение в программирование микроконтроллеров pic16
- •Краткие сведения об архитектуре микроконтроллеров pic16 и принципе их работы
- •Язык ассемблера pic16
- •Команды пересылки
- •Арифметические команды
- •Булевы операции
- •Битовые операции
- •Операции условного, безусловного переходов и вызова подпрограмм
- •Общий вид программы и типовые приемы программирования
- •Битовая арифметика
- •Ветвление
- •Вызов подпрограммы
- •Использование среды mplab
- •Моделирование комбинационных автоматов
- •Метод непосредственного вычисления фал
- •Метод бинарных функций
- •Метод адресных переходов (табулирование функций)
- •Приложение а. Исходные тексты примеров а.1. Применение метода непосредственного вычисление фал
- •А.2. Применение метода бинарных программ
- •А.3. Применение метода адресных переходов а.3.1. Способ размещения таблицы в пзу
- •А.3.2. Способ размещения таблицы в озу
- •А.4. Модуль hdw_init
- •Приложение б. Краткий справочник инструкций pic16
- •Библиография
- •Имитационное моделирование дискретных устройств
- •620034, Екатеринбург, ул. Колмогорова, 66.
Синхронные (тактируемые) триггеры
Синхронный rs-триггер
Синхронные (тактируемые) триггеры отличаются от асинхронных триггеров тем, что они могут изменять своё состояние только под воздействием тактового импульса (по фронту импульса на С-входе). Важное достоинство синхронных триггеров – маскирование эффектов задержек, обусловленных задержками распространения сигналов по линиям передачи и переключения логических элементов. Последнее обстоятельство позволяет считать, что логические элементы, на которых построены триггеры, и линии передачи имеют нулевую задержку, а выходы и состояния триггеров можно рассматривать только в представляющие интерес моменты времени. Эти допущения существенно упрощают синтез и анализ любых синхронных устройств, и, естественно, написание программ, имитирующих их работу.
Рис. 1.40. Схема тактируемого RS-триггера в базисе И-НЕ
Схема тактируемого RS-триггера, выполненного в базисе И-НЕ, приведена на рис. 1.40. Переключение этого триггера в единичное состояние осуществляется подачей единицы на вход S. Одновременная подача единиц на входы R и S является запрещённой, т.к. на время приёма тактового импульса С на обоих выходах триггера появятся единицы, после прекращения поступления тактового импульса состояние триггера не предсказуемо.
На рис. 1.41 изображен граф состояний этого триггера. Состояние 11 является запрещенным, выход из него не предсказуем.
Рис. 1.41. Граф состояний синхронного RS-триггера
На рис. 1.42 приведены триггеры, построенные в базисах ИЛИ-НЕ и И, ИЛИ, НЕ. Переключение этих триггеров осуществляется в момент одновременной подачи положительных импульсов на тактовый и один из информационных входов.
Рис. 1.42. Схемы тактируемых RS-триггеров, построенных
в базисах ИЛИ-НЕ и И, ИЛИ, НЕ
Запрещённым является одновременная подача на все входы единиц. Этот недостаток можно устранить, если в схему включить вместо RS-триггера, один из триггеров, изображенных на рис. 1.43.
Рис. 1.43. Схемы S-, R- и Е-триггеров
а – S- триггер, б – R-триггер, в- Е-триггер.
На рис. 1.43 приведены схемы тактируемых S-, R- и Е-триггеров, построенных в базисе И-НЕ. Таблицы переходов этих триггеров отличаются от таблиц переходов подобных асинхронных потенциальных триггеров только тем, что при нулевом сигнале на входе С состояния триггеров не изменяются при любом сигнале на входах R и S.
Синхронный d-триггер
На рис. 1.44 приведена схема тактируемого D-триггера в базисе И-НЕ. Триггер устанавливается в состояние, соответствующее состоянию входа D в момент поступления единицы на тактовый вход С. Ниже приведен граф состояний этого триггера.
Рис. 1.44. Схема тактируемого D-триггера в базисе И-НЕ
Рис. 1.45. Граф состояний тактируемого D- триггера
Синхронный jk-триггер
Схемы синхронного (тактируемого) JK-триггера показана на рис. 1.46 и 1.47. При нулевом состоянии входа С состояние основного и вспомогательного триггеров не изменяется, появление единицы на входе С приводят к тому, что тактируемый JK-триггер работает как асинхронный потенциальный JK-триггер.
Рис. 1.46. Тактируемые потенциальные JK-триггеры
(первый вариант)
Рис. 1.47. Тактируемые потенциальные JK-триггеры
(второй вариант)
Триггеры отличаются тем, что в первом случае переключение основного триггера происходит при одновременном пропадании тактового и соответствующего информационного импульса J или K. Этот триггер может работать как Т-триггер при объединении всех входов и при подаче на них тактовых импульсов.
Во втором случае основной триггер изменяет своё состояние в момент появления нуля на тактовом входе С, а состояние информационных входов не контролируется. Этот триггер будет работать как Т-триггер при подключении к информационным входам постоянной единицы и подаче тактовых импульсов на тактовый вход С.
Рис. 1.48. Графы состояний тактируемых потенциальных
JK-триггеров, изображённых на рис. 1.45
Рис. 1.49. Графы состояний тактируемых потенциальных
JK-триггеров, изображённых на рис. 1.46.
Номер набора – номер строки таблицы переходов
