- •Оглавление
- •Введение
- •Методы разработки алгоритмов и программ имитационных моделей комбинационных схем и последовательных автоматов с памятью
- •Методы разработки алгоритмов имитационных моделей комбинационных схем
- •Непосредственнее решение функций алгебры логики
- •Метод бинарных функций
- •Решение функции алгебры логики методом адресных переходов
- •Элементы памяти полупроводниковых устройств
- •Классификация триггерных устройств
- •Триггер как элементарный последовательный автомат
- •Наиболее популярные методы разработки алгоритмов и программ имитационных моделей с памятью
- •Асинхронные триггеры
- •Асинхронный rs-триггер
- •Асинхронные s-, r- и e-триггеры
- •Асинхронный d-триггер
- •Асинхронные т-триггеры
- •Асинхронные jk-триггеры с импульсным управлением
- •Асинхронные потенциально управляемые jk-триггеры
- •Синхронные (тактируемые) триггеры
- •Синхронный rs-триггер
- •Синхронный d-триггер
- •Синхронный jk-триггер
- •Универсальные d- и jk-триггеры
- •Примеры схем, построенных с применением jk-триггера к155тв1
- •Пример разработки имитационной модели триггерного устройства
- •Непосредственное решение уравнений, описывающих работу триггерной установки
- •Использование графа состояний триггерного устройства для разработки алгоритма
- •Применение таблицы переходов для решения поставленной задачи
- •Реализация дискретных устройств на микроконтроллерах pic16
- •Введение в программирование микроконтроллеров pic16
- •Краткие сведения об архитектуре микроконтроллеров pic16 и принципе их работы
- •Язык ассемблера pic16
- •Команды пересылки
- •Арифметические команды
- •Булевы операции
- •Битовые операции
- •Операции условного, безусловного переходов и вызова подпрограмм
- •Общий вид программы и типовые приемы программирования
- •Битовая арифметика
- •Ветвление
- •Вызов подпрограммы
- •Использование среды mplab
- •Моделирование комбинационных автоматов
- •Метод непосредственного вычисления фал
- •Метод бинарных функций
- •Метод адресных переходов (табулирование функций)
- •Приложение а. Исходные тексты примеров а.1. Применение метода непосредственного вычисление фал
- •А.2. Применение метода бинарных программ
- •А.3. Применение метода адресных переходов а.3.1. Способ размещения таблицы в пзу
- •А.3.2. Способ размещения таблицы в озу
- •А.4. Модуль hdw_init
- •Приложение б. Краткий справочник инструкций pic16
- •Библиография
- •Имитационное моделирование дискретных устройств
- •620034, Екатеринбург, ул. Колмогорова, 66.
Асинхронные s-, r- и e-триггеры
Как указывалось выше, асинхронные RS- триггеры имеют неопределённые состояния в случае, когда на оба входа подаются единицы или нули в зависимости от типа триггера.
S-, R- и E-триггеры не имеют неопределённых состояний. При этом триггер типа S переходит в единичное состояние при поступлении двух единиц на его входы, а триггер типа R в аналогичной ситуации оказывается в нулевом состоянии. Триггер типа Е при двух единицах на входе сохраняет предыдущее состояние.
Схемы S-триггеров, построенных в базисах ИЛИ-НЕ и И-НЕ, изображены на рис. 1.16.
Рис. 1.16. Схемы S-триггеров
а) – в базисе ИЛИ-НЕ; b) – в базисе И-НЕ
Граф состояний, таблица переходов и карты Карно триггеров, изображённых на рис. 1.16 будут одинаковыми.
Рис. 1.17. Граф состояний S-триггера
R-триггеры отличаются от S-триггеров тем, что при появлении двух единиц на их входах, они переключаются в нулевое состояние.
Рис. 1.18. Схемы R-триггера
а) – в базисе ИЛИ-НЕ; b) – в базисе И-НЕ
Рис.1.19. Граф R-триггера
Как указывалось выше, состояние Е–триггера не изменяется при подаче на его входы одинаковых сигналов: нулей или единиц. Схемы Е–триггеров в базисах ИЛИ –НЕ и И–НЕ изображены на рис. 1.20. При этом обе схемы построены так, что как два нуля, таки две единицы не изменяют состояния триггера.
Рис. 1.20. Схемы Е-триггеров
а) – в базисе ИЛИ-НЕ, b) – В базисе И-НЕ
Граф состояний триггеров рис. 1.20 имеет всего два устойчивого состояния (рис. 1.21):
Рис. 1.21. Граф асинхронного E-триггера
Таблица 1.4
Таблица состояний асинхронного Е-триггера
Набор |
Входные переменные |
Тек. сост. |
Нов. сост. |
Набор |
Входные переменные |
Тек. сост. |
Нов. сост. |
||
Rn |
Sn |
Qn |
Qn+1 |
Rn |
Sn |
Qn |
Qn+1 |
||
0 |
0 |
0 |
0 |
(0) |
4 |
1 |
0 |
0 |
(0) |
1 |
0 |
0 |
1 |
(1) |
5 |
1 |
0 |
1 |
0 |
2 |
0 |
1 |
0 |
1 |
6 |
1 |
1 |
0 |
0 |
3 |
0 |
1 |
1 |
(1) |
7 |
1 |
1 |
1 |
1 |
Ниже приведены расчеты, необходимее для создания имитационной модели Е-триггера.
Разработка алгоритма моделирования асинхронного Е – триггера методом решения ФАЛ
Таблица состояний Е – триггера позволяет составить карту Карно.
Рис. 1.22. Карта Карно Е-триггера
Используя эту карту Карно, получим следующее выражение для расчета имитационной модели (не зависит от типа триггера):
Применим сначала метод непосредственного решения ФАЛ.
Поскольку Е – триггер может находиться в одном из двух состояний, алгоритм и программа могут предусматривать только расчет одной из приведенных формул.
Переключение триггера в единичное состояние осуществляется подачей на вход S единицы, а на вход R – нуля. Возврат триггера в нулевое состояние осуществляется подачей на входы S=0, R=1. Наличие на обоих входах единиц или нулей не изменит состояние триггера. Алгоритм решения этой ФАЛ показан на рис. 1.24 а.
Для построения имитационной модели Е–триггера можно использовать приведенные на рис. 1.7 и 1.13 RS –триггеры, но имеющие только два устойчивых состояния. Алгоритмы переключения этих триггеров будут существенно отличаться от алгоритма, представленного на рис. 1.9.
Функции алгебры логики, описывающие работу триггера, построенного в базисе ИЛИ–НЕ выглядят следующим образом:
Алгоритм обоих способов моделирования Е – триггера в базисе ИЛИ-НЕ приведен на рис. 1.24.
Поскольку для Е – триггера в базисе И-НЕ потенциалы на обоих входах R* и S* не могут быть одновременно равны нулю, RS-триггер базисе И-НЕ может быть изображён в с прямым и инверсным обозначением входов (см. рис. 1.23).
Рис. 1.23. Варианты изображения RS – триггера,
имеющего только два устойчивых состояния
Для триггера, построенного в базисе И-НЕ:
Алгоритм решения этих ФАЛ приведен на рис. 1.24 б.
Эту же задачу можно решить методом бинарных функций, рассмотренным выше.
ФАЛ, описывающая Е – триггер, имеет вид:
Разложим эту ФАЛ на отдельные функции:
Алгоритм, реализующий приведенные выше функции алгебры логики, показан на рис. 1.25.
Рис. 1.24. Алгоритм моделирования Е – триггера,
построенного в базисе ИЛИ-НЕ
Рис. 1.25. Алгоритм моделирования Е – триггера с
использованием бинарных функций
Алгоритм моделирования асинхронного Е – триггера с использованием графа, изображенного на рис. 1.21
Условия перехода триггера из одного состояния в другое:
В остальных случаях триггер остается в достигнутом состоянии.
Рис. 1.26. Алгоритм моделирования Е – триггера
с использованием графа состояний
Использование таблиц переходов и выходов при разработке моделиасинхронного Е – триггера
Таблица 1.5
Таблица переходов асинхронного Е – триггера
Номер п/п |
Входные переменные |
Текущее состояние |
Новое состояние |
Адрес |
|
Rn |
Sn |
Qn |
Qn+1 |
||
Разряд |
2 |
1 |
0 |
0 |
|
0 |
0 |
0 |
0 |
0 |
Таб.1 |
1 |
0 |
0 |
1 |
1 |
+1 |
2 |
0 |
1 |
0 |
1 |
+2 |
3 |
0 |
1 |
1 |
1 |
+3 |
4 |
1 |
0 |
0 |
0 |
+4 |
5 |
1 |
0 |
1 |
0 |
+5 |
6 |
1 |
1 |
0 |
0 |
+6 |
7 |
1 |
1 |
1 |
1 |
+7 |
Таблица 1.6
Таблица выходов асинхронного Е – триггера
Номер п/п |
Состояние триггера |
Выходное слово |
Адрес |
|
Qn+1 |
Qn+1 |
|
||
Разряд |
0 |
1 |
0 |
|
0 |
0 |
0 |
1 |
Таб.2 |
1 |
1 |
1 |
0 |
+1 |
Алгоритмы, реализующие таблицы переходов и выходов, приведены на рис. 1.27 и 1.28.
Рис. 1.27. Алгоритм, реализующий таблицу переходов 1.5
Рис. 1.28. Алгоритм, реализующий таблицу выходов 1.6
