Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
ЭВМ лекции 2006.doc
Скачиваний:
192
Добавлен:
20.05.2014
Размер:
3.7 Mб
Скачать

Вопросы и задания

            1. Как соотносятся между собой объем памяти и ее быстродействие и почему?

            2. Что хранится в ПЗУ компьютера?

            3. Что такое BIOSи каковы его функции?

            4. Перечислите достоинства и недостатки статических и динамических МС.

            5. Что такое кэш-память и как она работает?

            6. Можно ли считать из памяти отдельно взятый бит?

            7. Оцените, какая доля адресного пространства памяти вашего компьютера реально занята.

Лекция 7 Логическая организация памяти Введение

Аппаратный интерфейс процессора и памяти во всех компьютерах почти одинаков. Процессор выдает целевой физический адрес ячейки памяти на шину адреса, формирует сигнал считывания или записи, в операции записи помещает данные на шину данных, а память реагирует, возвращая считанные данные по шине данных или воспринимая новые данные с шины данных. Процессор, имеющий nлиний в шине адреса, может обращаться к 2nячейкам памяти. Схема интерфейса действует линейным образом, т.е. каждая из 2nвозможных комбинаций соответствует только одной конкретной ячейке памяти. Если вы имеете 32 адресную шину, то возможный объем линейно адресуемой памяти равен 4 Гбайт, что вызывает ряд вопросов, т.к. реально объем оперативной памяти существенно меньше. Реализация потенциально имеющейся памяти – задача логической организации памяти. Есть еще одна непростая проблема – адресация и количество бит для ее представления. Рассмотрим командуADD, которая требует спецификации трех операндов: двух источников и одного пункта назначения:

Код операции

Адрес 1-го операнда

Адрес 2-го операнда

Адрес результата


Этот метод называется методом явной адресации, когда в команде есть поле адреса операнда. Если адреса памяти 32-битные, то нам понадобится помимо кода операции три 32-битных адреса, т.е. общее число разрядов, которое будет представлять эту команду и, следовательно, разрядность шины данных будет превышать 100 бит. Представьте себе это число – 2100  , а это ведь минимальные требования к объему адресного пространства памяти в данном случае. Значит необходимо найти способы уменьшения спецификации адресации.

Два метода уменьшения спецификации адресации очевидны (вернее две разновидности одного метода). Во-первых, если операнд используется неоднократно, а это наиболее распространенный случай, его можно переместить в регистр. Это даст не только уменьшение времени доступа, но и, главным образом, меньшее количество бит для определения операнда. Если имеется 32 регистра, любой из них можно определить, используя только 5 битов. Для нашего случая это потребует всего лишь 15 бит для определения всех трех операндов, а не 96..

Во-вторых, сокращение длины команды, что подразумевает определение одного или двух операндов неявным образом. Этот метод носит имя неявной адресации, когда адресное поле в команде отсутствует, а адрес операнда подразумевается кодом операции. Рассмотрим пример: обычная трехадресная команда ADDиспользует следующую форму:

DESTINATION=SOURSE1+SOURSE2

Этот формат можно перевести в двухадресную команду и сократить до формы

REGISTER2=REGISTER2+SOURSE1

Этот прием сокращает число операндов с трех до двух, используя безадресный регистр-аккумулятор, мы можем прибавлять слово из памяти непосредственно к содержимому аккумулятора. Это уже одноадресные команды. Применение стековой организации памяти позволяет и вовсе обойтись безадресными командами.