3.4.3 Счетчики
Счётчик это последовательностная схема для подсчёта числа входных сигналов и хранения двоичного кода этого числа.
Используются для последовательного выполнения команд программ, подсчёта числа циклов выполненных операций, делителей частоты и т.д.
3.4.3.1 Классификация:
а) по основанию системы счисления:
- двоичные;
- двоично-десятичные;
- с основанием не ≠ 2 и не ≠ 10;
б) по целевому назначению:
- суммирующие;
- вычитающие;
- реверсивные;
в) по количеству разрядов:
- одноразрядные;
- многоразрядные;
г) по организации цепей переноса:
- с последовательным;
- со сквозным;
- с параллельным;
- с групповым:
д) по виду применяемых триггеров:
- одноступенчатые;
- двухступенчатые;
- однотактные;
- многотактные;
е) по порядку изменения состояния.
- с естественным (код изменяется на 1);
- с произвольным порядком счёта (значение кода изменяется больше, чем на 1);
- пересчётная схема – выходной сигнал формируется только после подачи на вход определённого числа 1.
е) по способу переключения
- асинхронный;
- синхронный.
3.4.3.2 Основные параметры:
а) модуль счёта, коэффициент пересчёта – количество поступивших на вход 1, возвращающих счётчик в исходное состояние
М=2n, где n – число разрядов;
б) ёмкость счётчика S=2n-1;
в) число разрядов n=log2M;
г) быстродействие – определяется максимальной частотой переключения fмах и разрешающим временем – минимальным временем между двумя входными сигналами при работе счетчика без сбоя.
3.4.3.3 Счётчики с последовательным переносом.
а) суммирующие счетчики
Рассмотрим последовательность двоичных чисел – таблицу прямого счёта (см. таблицу 3.12). Видно, что соседний старший разряд изменяет свое состояние при переходе младшего с 1 на 0, т.е. счётчик состоит из цепочки триггеров с инверсным динамическим управлением или двухступенчатых MS-триггеров. В суммирующих счетчиках вначале подачей «1» на вход R триггеры устанавливаются в нулевое состояние.
Т а б л и ц а 3.12
Вход |
Q3 |
Q2 |
Q1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
2 |
0 |
1 |
0 |
3 |
0 |
1 |
1 |
4 |
1 |
0 |
0 |
5 |
1 |
0 |
1 |
6 |
1 |
1 |
0 |
7 |
1 |
1 |
1 |
На рисунке 3.62 представлен суммирующий счетчик с последовательным переносом, состоящий из цепочки триггеров с инверсным динамическим управлением. Т-триггеры срабатывают от каждого входного импульса. Этот счётчик также может быть делителем частоты. Каждый триггер старшего разряда переключается в 2 раза реже младшего.
Рисунок 3.62
На рисунке 3.63 представлен десятичный суммирующий счетчик. Счетчик имеет коэффициент пересчета 10. Он считает от 0 до 9. При поступлении на его вход десятого импульса все его выходы устанавливаются в нулевое состояние. В схеме использованы синхронные JK-триггеры. Первый триггер изменяет свое состояние с приходом каждого перепада входного сигнала, так как его J и K входы принудительно подключены к логической единице. J-вход второго триггера подключен к инверсному выходу четвертого триггера, а там до прихода восьмого импульса также стоит единица. Этот триггер будет переключаться отрицательным перепадом напряжения, пришедшим с прямого выхода первого триггера, т.е. от 2,4,6,8 импульсов. Третий триггер переключится 4 и 8-ым импульсами.
С приходом восьмого импульса установится состояние триггеров, когда на прямых выходах первых трех триггеров стоят логические нули, а на прямом выходе четвертого триггера – логическая единица. Девятый импульс переключит только первый триггер, при этом на его выходе будет положительный перепад, который не может воздействовать на другие триггеры.
Десятый импульс поставит в нулевое состояние первый триггер, и на его прямом выходе возникнет отрицательный перепад, который пройдет на С-входы второго и четвертого триггеров. На J-вход второго триггера поступает логический ноль с инверсного выхода четвертого, поэтому в каком бы состоянии он ни был, на его прямом выходе будет логический ноль. Через схему «И» на вход J четвертого триггера подается ноль. Триггер находится в единичном состоянии, и с приходом управляющего перепада на С-вход триггер сбрасывается в ноль;
б) вычитающие счётчики
Если рассмотреть таблицу обратного счёта видно (см. таблицу 3.12), что старший разряд меняет свое состояние при изменении младшего разряда с «0» на «1».
В вычитающих счётчиках (см. рисунок 3.74) содержание его понижается на 1 с приходом каждого импульса. Счетчик построен на синхронных MS-T-
триггерах.
Предварительно все триггеры устанавливаются в «1» подачей нулевого сигнала на входы S;
Рисунок 3.63
Рисунок 3.64
в
)
реверсивный счетчик
Реверсивный счетчик (см. рисунок 3.65) имеет цепи прямого и обратного счёта. С помощью схемы И-ИЛИ происходит переключение связей
между триггерами.
Рисунок 3.65
На рисунке 3.66 приведено условное обозначение реверсивного счетчика.
