3.2.4 Схемы эсл ‑ эмиттерно-связанной логики

3.2.4.1 Особенности схем эсл

Цифровые микросхемы эмиттерно-связанной логики имеют более высокое быстродействие, чем схемы ТТЛ (даже ценой большей рассеиваемой мощности), достигшее в настоящее время субнаносекундного диапазона, так как:

а) исключается насыщение транзисторов (время рассасывания избыточных носителей заряда t _рас = 0);

б) в схеме применяются эмиттерные повторители (ЭП), ускоряющие процесс заряда емкости нагрузки, так как выходное сопротивление эмиттерного повторителя R_вых мало, ток выходной большой;

в) меньше логический перепад .

Наличие парафазного выхода дает возможность снимать прямые и инверсные значения, что позволяет уменьшить число используемых микросхем.

В отличие от простых схем ТТЛ, можно объединять выходы нескольких элементов ЭСЛ для расширения логических возможностей.

3.2.4.2 Переключатель тока

Особенность ЭСЛ заключается в том, что схема логического элемента строится на основе интегрального дифференциального усилителя (ДУ) в ключевом режиме (токовый ключ), выполненный на двух транзисторах (см. рисунок 3.14), которые могут переключать ток и при этом никогда не входят в режим насыщения. Дифференциальным усилителем называют усилитель, предназначенный для усиления разности двух входных сигналов. При этом полученное выходное напряжение не должно зависеть от абсолютного значения входных сигналов, а также от температуры окружающей среды и других факторов

где К_у — коэффициент усиления усилителя.

Н а базу одного из транзисторов, например, VT_оп, подано некоторое постоянное опорное напряжение U_оп. . Изменение напряжения, подаваемого на вход U_ВХ ниже или выше U_оп приводит к перераспределению постоянного тока эмиттера I_э, заданного токостабилизирующим резистором R_э, между транзис-торами VT₁ и VT_оп.

При этом транзисторы не входят в режим насыщения, и, следовательно, в ключе принципиально отсутствует интервал времени рассасывания их неосновных носителей.

Существенный недостаток данной схемы — выходное сопротивление выходов велико, что не позволяет обеспечить высокое быстро-действие схемы. Для снижения выходного сопротивления к коллекторным выходам подключают эмиттерные повторители. Для получения нескольких логических входов используют один пороговый транзистор и несколько параллельно включенных входных транзисторов.

3.2.4.3 Принцип действия базовой схемы эсл

Функционально схема ЭСЛ состоит из трех узлов (см. рисунок 3.15):

а) токового переключателя на транзисторах VT₁  VT₄ и резисторах R₁R₃. Содержит две ветви: входную ‑ на транзисторах VТ₁  VТ₃ (максимально может быть до 9 входов) и резисторе R₁ и опорную на VТ₄ и резисторе R₂. Транзисторы работают в ключевом режиме, а именно: открыт – активный режим, не входит в насыщенный, и заперт. Ветви имеют общее сопротивление R₃. Источник питания E_n и резистор R₃ образуют генератор тока, причем R₃ >> R₁, R₂. Это дает постоянство эмиттерного тока ;

б) источника опорного напряжения, включающего параметрический стабилизатор на элементах R₅, VD₁, VD₂, R₆ и эмиттерный повторитель на VT₅ и R ₄. VD₁, VD₂ – обеспечивают температурную компенсацию U_оп;

в) выходных эмиттерных повторителей на транзисторах VT₆ и VT₇. Цепь нагрузок транзисторов VT₆ и VT₇ вынесена из ИС ЭСЛ, что способствует снижению рассеиваемой в ней мощности и расширению функциональных возможностей. Эмиттерные повторители на VT₆ и VT₇ также являются сдвигателями уровней, повторяют U_вх, но сдвигают его на 0,7 В для обеспечения входа и выхода низкого и высокого уровней.

Таким образом, эмиттерные повторители на VT₆ и VT₇ обеспечивают:

1. формирование выходных сигналов;

2. развязку между переключателями тока и нагрузкой;

3. высокую нагрузочную способность;

4. быстрый перезаряд емкости нагрузки за счет малого выходного сопротивления.

В схеме общей шиной является шина +Е_п, в результате чего потенциалы точек схемы отрицательны относительно общей шины. Однако в схеме ЭСЛ так же, как и в схемах ТТЛ, реализован принцип положительной логики, при которой большему выходному напряжению соответствует сигнал логической единицы, а меньшему – сигнал логического нуля.

Быстродействие токового переключателя высокое, так как транзисторы не входят в насыщение и, кроме того, мал логический перепад напряжений между значениями логического нуля и логической единицы. Это обеспечивается выбором малых значений сопротивлений резисторов R₁ и R₂ схемы, что крайне полезно с точки зрения уменьшения постоянной времени перезаряда выходной емкости транзистора.

Нетрудно заметить, что рассмотренная схема реализует по выходу y₁ операцию ИЛИ-НЕ, а по выходу у₂ – операцию ИЛИ

; .

Р езисторы R_Б, включенные между базами транзисторов VТ₁  VТ₃ и – E_n, обеспечивают запертое состояние этих транзисторов при отсутствии входного сигнала. Это позволяет не беспокоиться о подключении неиспользуемых входов ИС к выводам источника питания.

Условное обозначение ЭСЛ имеет вид