
- •Схемотехника
- •Содержание
- •1. Общие сведения об электронных приборах
- •1.1 Полупроводниковые приборы.
- •1.2 Контакты металл-полупроводник
- •1.3 Полупроводниковые диоды.
- •1.4 Биполярные транзисторы.
- •1.5 Усиление с помощью транзистора
- •2 Схемотехника аналоговых устройств
- •2.1 Дифференциальный усилитель
- •2.1.1 Режимы работы дифференциального усилителя
- •2.1.2 Дифференциальный усилитель с генератором стабильного тока
- •2.1.3 Разновидности схем дифференциальных усилителей
- •2.1.4 Дифференциальный усилитель с динамической нагрузкой
- •2.2 Выходные каскады усилителей
- •2.2.1 Простейшая двухтактная схема
- •2.2.2 Усилитель мощности с раздельным начальным смещением
- •2.3 Операционный усилитель
- •2.3.1 Назначение и основные параметры операционных усилителей
- •2.3.2 Двухкаскадный операционный усилитель
- •2.3.3 Внешние цепи
- •2.3.4 Инвертирующий усилитель
- •2.3.5 Неинвертирующий усилитель
- •3.2 Логические интегральные схемы
- •3.2.1Основные параметры логических интегральных микросхем
- •3.2.2 Схема дтл – диодно-транзисторной логики
- •3.2.3 Схемы ттл ‑ транзисторно-транзисторной логики
- •3.2.3.1 Схема ттл ‑ транзисторно-транзисторной логики с простым инвертором
- •3 .2.3.2 Схема ттл со сложным инвертором
- •3.2.4 Схемы эсл ‑ эмиттерно-связанной логики
- •3.2.4.1 Особенности схем эсл
- •3.2.4.2 Переключатель тока
- •3.2.4.3 Принцип действия базовой схемы эсл
- •3.2.5 Логические элементы на полевых транзисторах
- •3 .2.5.1 Логические элементы на мдп
- •3.3 Комбинационные логические схемы
- •3.3.1 Синтез комбинационной логической схемы
- •3.3.2 Дешифратор
- •3.3.2.2 Синтез матричного дешифратора
- •3.3.3 Шифратор
- •3.3.4 Мультиплексор
- •.3.5 Демультиплексор
- •3.4 Последовательностные логические схемы
- •3.4.1 Триггеры
- •3.4.2 Регистры
- •3.4.2.3 Регистры сдвига
- •3.4.3 Счетчики
- •3.5 Цифровые запоминающие устройства
- •4. Аналогово-цифровые и цифро-аналоговые преобразователи
- •4.1. Параллельные ацп
- •4.2. Последовательные ацп
- •4.3. Последовательно-параллельные ацп
- •4.4 Цифро-аналоговые преобразователи
- •Список литературы
- •Схемотехника
- •050013, Алматы, ул. Байтурсынова, 126
3.2.2 Схема дтл – диодно-транзисторной логики
О
сновная
схема ДТЛ
приведена на рисунке 3.9,а. Здесь диоды
VD1,
VD2,
VD3
и резистор R1
представляют собой конъюнктор (И),
элементы VT,
R2,
R3
‑ инвертор (НЕ),
смещающие диоды VDСМ1,
VDСМ2
– осуществляют связь между логическими
элементами И
и НЕ
и смещают (понижают) потенциал базы VT
относительно напряжения U1.
Резистор R2
служит для подачи смещения ЕСМ
на VT
и гарантированного удерживания его в
запертом состоянии при открытых входных
диодах и как дополнительная цепь
обратного тока базы при запирании
транзистора.
При высоком уровне напряжения на входе UA = UB = UC = U1, диоды VD1…VD3 заперты, повышается потенциал точки U1, отпираются диоды смещения VDСМ1, VDСМ2, течет ток базы VT, и транзистор входит в насыщение. Напряжение на коллекторе UF падает до нуля, т.е. F = 0.
Если хотя бы на одном из входов низкий уровень напряжения UA или UB или UC равен U0, отпирается соответствующий диод, понижается потенциал U1, запираются диоды смещения VDCМ1, VDСМ2. На базе транзистора VT низкое напряжение, который запирается. UВЫХ = UF = U1, т.е. на выходе элемента появляется логическая единица.
Если отбросить часть схемы (см. рисунок 3.9,а), изображенную пунктиром, она превращается в инвертор. На рисунке 3.9,б приведена ее передаточная характеристика UF = f(UA),
Если напряжение на входе А равно 0, то диод VD1 смещен в прямом направлении и напряжение U1 равно +0,6 В. Эта величина недостаточна для открывания диодов VDСМ1, VDСМ2 и перехода база-эмиттер транзистора VТ. Поэтому ток I1 течет через диод VD1, источник сигнала UA и на землю. Транзистор VТ закрыт, при этом UF = +5 В. Если UA увеличивается, то U1 также растет до тех пор, пока не достигнет 1,2 В. В этот момент VDСМ1, VDСМ2, VТ открываются и ток I1 течет через транзистор VТ и переводит его в насыщение. Дальнейшее увеличение напряжение UA запирает диод VD1. но не может повлиять на величину U1 или состояние транзистора VТ. Из графика видно, что интервалы напряжений, соответствующие логическим состояниям 0 и 1, примерно равны 0 ≤ U0 ≤ 1,2 B, 1,5 ≤ U1 ≤ 5 В.
Практически U0 обычно меньше 0,4 В, а U1 очень близко к 5 В, что обеспечивает хороший шумовой запас по постоянному току.
Если на вход подано напряжение, соответствующее логической 1, то диод VD1 смещен в обратном направлении и, следовательно, потребляет минимальную мощность с выхода предыдущей схемы. Однако, если на входе поддерживается напряжение логического 0, то ток I1 должен течь из входной клеммы элемента через насыщенный транзистор на землю. Это соответствует одной единичной нагрузке. Если к одному выходу подсоединено n входов, то насыщенный транзистор должен пропускать ток, в n раз больше чем I1. Если n увеличивается, то будет расти и напряжение UА, что эквивалентно увеличению напряжения выходного транзистора. Этот эффект приведен на рисунке 3.16,б, где передаточная характеристика изображена для случая одной выходной единичной нагрузки и для случая восьми единичных нагрузок (максимально допустимое количество для базового элемента ДТЛ).
Если
к схеме, в соответствии с рисунком 3.9,а,
добавить диоды VD2,
VD3,
то напряжение UF
будет
соответствовать логической 1, если хотя
бы один из входов будет в состоянии
логического нуля. Логический нуль на
выходе можно получить только в том
случае, если на всех входах присутствует
напряжение логической единицы, т.е.
логическая операция, выполняемая данной
схемой, имеет вид:
,
что соответствует операции И-НЕ.
Добавлением дополнительных диодов для
расширения объема входа число входов
в базовом элементе ДТЛ
И-НЕ может
быть доведено до 20.
Задержка передачи для типичного элемента ДТЛ составляет 30 нс. Это сравнительно большая величина во многих случаях оказывается вполне приемлемой.