2.2 Логические интегральные схемы

2.2.1Основные параметры логических интегральных микросхем

а)     входное U¹_вх и выходное U¹_вых напряжения логической единицы – значение высокого уровня напряжения на входе и выходе микросхемы;

б)  входное U⁰_вх и выходное U⁰_вых напряжение логического нуля – значение низкого уровня напряжения на входе и выходе микросхемы;

в)    входной I¹_вх и выходной I¹_вых токи логической единицы, входной I⁰_вх и выходной I⁰_вых токи логического нуля;

г)   логический перепад сигнала ;

д)    пороговое напряжение U_{пор вх} – напряжение на входе, при котором состояние микросхемы изменяется на противоположное;

е)входное сопротивление логической  ИМС – отношение приращения входного напряжения к приращению входного тока (различают R⁰_вх и R¹_вх), выходное сопротивление – отношение приращения выходного напряжения к приращения выходного тока (различают R⁰_вых и R¹_вых);

ж)статическая помехоустойчивость – максимально допустимое напряжение статической помехи по высокому U¹_пом и низкому U⁰_пом уровням входного напряжения, при котором еще не происходят изменения уровня выходного напряжения микросхемы;

и) средняя потребляемая мощность P_{потр ср} = (P⁰_потр + Р¹_потр)/2 , где P⁰_потр и Р¹_потр – мощности, потребляемые микросхемой в состоянии соответственно логического нуля и единицы на выходе;

к)  коэффициент объединения по входу К_об, показывающий, какое число аналогичных логических ИМС можно подключить к входу данной схемы, и определяющий максимальное число входов логической ИМС;

л)  коэффициент разветвления  по выходу К_разв, показывающий какое количество аналогичных нагрузочных микросхем можно подключить к выходу данной ИМС, и характеризующий нагрузочную способность логической ИМС.

Цифровые интегральные схемы предназначены для обработки, преобразования и хранения цифровой информации. Они выпускаются сериями. Внутри каждой серии имеются объединенные по функциональному признаку группы устройств: логические элементы, триггеры, регистры, счетчики, дешифраторы, шифраторы, мультиплексоры, демультиплексоры и  т.д. Чем шире функциональный состав серии, тем большими возможностями может обладать цифровое устройство, выполненное на базе микросхем данной серии. Микросхемы, входящие в состав каждой серии, имеют единое конструктивно-технологическое исполнение, одинаковое напряжение питания и одинаковые уровни сигналов логического нуля и логической единицы. Все это делает микросхемы одной серии совместимыми.

Основой каждой серии цифровых микросхем является базовый логический элемент. Как правило, базовые логические элементы выполняют операции И—НЕ, либо ИЛИ—НЕ и по принципу построения делятся на следующие основные типы: элементы резистивно-транзисторной логики (РТЛ), диодно-транзисторной логики (ДТЛ), транзисторно-транзисторной логики (ТТЛ), эмиттерно-связанной логики (ЭСЛ), интегрально-инжекционной логики (ИИЛ), базовые элементы которых выполнены на биполярных транзисторах. Микросхемы на комплементарных МДП-структурах (КМДП) используют пары МДП-транзисторов со структурой металл - диэлектрик – полупроводник с каналами р- и n-типов.

2.2.2 Схема ДТЛ – диодно-транзисторной логики

Основная схема ДТЛ приведена на рисунке 2.16,а. Здесь диоды VD₁, VD₂, VD₃ и резистор R₁ представляют собой конъюнктор (И), элементы VT, R₂, R₃  ‑  инвертор (НЕ), смещающие диоды VD_СМ1, VD_СМ2 – осуществляют связь между логическими элементами И и НЕ и смещают (понижают) потенциал базы VT относительно напряжения U₁. Резистор R₂ служит для подачи смещения Е_СМ на VT и гарантированного удерживания его в запертом состоянии при открытых входных диодах и как дополнительная цепь обратного тока базы при запирании транзистора.

П ри высоком уровне напряжения на входе U_A = U_B = U_C = U¹, диоды VD₁…VD₃ заперты, повышается потенциал точки U₁, отпираются диоды смещения  VD_СМ1, VD_СМ2, течет ток базы VT, и транзистор входит в насыщение. Напряжение на коллекторе U_F  падает до нуля, т.е. F = 0.

Если хотя бы на одном из входов низкий уровень напряжения  U_A или U_B или U_C равен U⁰, отпирается соответствующий диод, понижается потенциал  U₁, запираются диоды смещения VD_CМ1, VD_СМ2. На базе транзистора  VT низкое напряжение, который запирается. U_ВЫХ = U_F = U¹, т.е. на выходе элемента появляется логическая единица.

Если отбросить часть схемы (см. рисунок 2.16,а), изображенную пунктиром, она превращается в инвертор. На рисунке 2.16,б приведена ее передаточная характеристика U_F = f(U_A),

Если напряжение на входе А равно 0, то диод VD₁ смещен в прямом направлении и напряжение U₁ равно +0,6 В. Эта величина недостаточна для открывания диодов VD_СМ1, VD_СМ2 и перехода база-эмиттер транзистора VТ. Поэтому ток I₁ течет через диод VD₁, источник сигнала U_A и на землю. Транзистор VТ закрыт, при этом U_F = +5 В. Если U_A увеличивается, то U₁ также растет до тех пор, пока не достигнет 1,2 В. В этот момент VD_СМ1, VD_СМ2, VТ открываются и ток I₁ течет через транзистор VТ и переводит его в насыщение. Дальнейшее увеличение напряжение U_A запирает диод VD₁. но не может повлиять на величину U₁ или состояние транзистора  VТ. Из графика видно, что интервалы напряжений, соответствующие логическим состояниям 0 и 1, примерно равны 0 ≤ U⁰ ≤ 1,2 B, 1,5 ≤ U¹ ≤ 5 В.

Практически U⁰ обычно меньше 0,4 В, а U¹ очень близко к 5 В, что обеспечивает хороший шумовой запас по постоянному току.

Если на вход подано напряжение, соответствующее логической 1, то диод VD₁ смещен в обратном направлении и, следовательно, потребляет минимальную мощность с выхода предыдущей схемы. Однако, если на входе поддерживается напряжение логического 0, то ток I₁ должен течь из входной клеммы элемента через насыщенный транзистор на землю. Это соответствует одной единичной нагрузке. Если к одному выходу подсоединено n входов, то насыщенный транзистор должен пропускать ток, в  n раз больше чем I₁. Если n увеличивается, то будет расти и напряжение U_А, что эквивалентно увеличению напряжения выходного транзистора. Этот эффект приведен на рисунке 2.16,б, где передаточная характеристика изображена для случая одной выходной единичной нагрузки и для случая восьми единичных нагрузок (максимально допустимое количество для базового элемента ДТЛ).

Если к схеме, в соответствии с рисунком 2.16,а, добавить диоды VD₂, VD₃, то напряжение U_F будет соответствовать логической 1, если хотя бы один из входов будет в состоянии логического нуля. Логический нуль на выходе можно получить только в том случае, если на всех входах присутствует напряжение логической единицы, т.е. логическая операция, выполняемая данной схемой, имеет вид: , что соответствует операции И-НЕ. Добавлением дополнительных диодов для расширения объема входа число входов в базовом элементе ДТЛ И-НЕ может быть доведено до 20.

Задержка передачи для типичного элемента ДТЛ составляет 30 нс. Это сравнительно большая величина во многих случаях оказывается вполне приемлемой.

2.2.3 Схемы ТТЛ ‑ транзисторно-транзисторной логики