4 Б .3.3. Двійковий лічильник та дільник частоти

Л ічильниками називають послідовнісні цифрові пристрої, призначені для підрахунку і запам'ятовування числа імпульсів, що надійшли у певному часовому інтервалі на його лічильний вхід.

За характером зміни стану лічильника вхідними імпульсами розрізняють лічильники підсу­мовування, віднімання і реверсивні. За способом організації переносів між розрядами їх можна розділити на лічильники з послідовним, наскрізним, паралельним і комбінованим переносом. Лічильники з послідовним і наскріз­ним переносом називають асинхронними, а з паралельним - синхронними.

А синхронні лічильники. В асинхронних лічильниках відсутня загальна для всіх розрядів синхронізація і перехід розрядів у новий стан проходить послі­довно розряд за розрядом. Послідовний лічильник можна виконати у вигляді ланцюжка Т-тригерів, для кожного з яких лічильний імпульс формується триге­ром сусіднього молодшого розряду (рис. 4.26,а). Лічильний режим JK-тригера буде, коли J=K= 1. Тому на рис. 4.26,а входи J і К тригера вільні, що еквівален­тно подачі логічного рівня "1". Із діаграми роботи (рис. 4.26,6) бачимо, що час встановлення лічильника залежить від кількості розрядів, що послідовно перемикаються.

Перевагою послідовного лічильника є мінімізація кількості мікросхем і електричних зв'язків, що спрощує розведення ліній зв'язку і підвищує захист схеми від завад. Основний недолік - низька швидкодія, яка є тим нижчою, чим вищий коефіцієнт рахунку К_рах = 2 ^N , де N - число розрядів.

Рис. 4.26. Схема трирозрядного послідовного лічильника імпульсів

на JK-тригерах (а) і часова діаграма його роботи (б).

Одним із способів підвищення швидкодії асинхронних лічильників є орга­нізація переносів між розрядами через додаткові логічні елементи

Залежно від кількості розрядів N лічильники реалізують коефіцієнт рахунку К_рах = 2^N і їх можна використовувати в ролі подільника частоти

Рис. 4.27. Схема лічильника-подільника частоти на 3 на JK—тригерах (а) і часові діаграми роботи (б).

Оскільки цифрова схемотехніка має у наявності прості подільники частоти з коефіцієнтом рахунку К_рах = 2, 3, 4, 5, 6, 7, 8, 10, то велика кількість подільників частоти з К_рах, що розкладаються на прості множники, будується на їх основі. Необхідне Крах одержують введенням в лічильник зворотних зв'язків. Якщо між входом і виходом тригера ввімкнений подільник частоти на довільне натуральне число п, то така схема забезпечує поділ частоти на

К_рах = 2п + 1.

На рис. 4.27 наведено подільник частоти на 3, який реалізований при п = 1, що відповідає прямому зв'язку між вхідним DD1 і вихідним DD2 тригерами.

С инхронні лічильники. До синхронних, або паралельних, відносять лічиль­ники, в яких перемикання розрядів проходить одночасно, незалежно від відда­леності розряду від лічильного входу. Це досягається подачею на всі тригери синхронізуючих імпульсів, які додатним чи від'ємним фронтом викликають перемикання тригера згідно з логікою роботи лічильника.

Рис. 4.28. Схема синхронного лічильника на JK-тригерах (а) і часові діаграми роботи (б)

Схема простого підсумовуючого синхронного лічильника наведена на рис. 4.28. Потенціал переносу формується послідовно з розповсюдженням "логічної 1" через вентилі DD1, DD2, DD3. Накопичення затримки за рахунок вентилів ланки переносу зумовлюється взаємним зміщенням лічильних імпульсів Т і імпульсів переносу Рі (рис. 4.28,6).Розглянемо мікросхеми деяких лічильників імпульсів, що серійно виготов­ляються промисловістю.

Чотирирозрядний двійково-десятковий лічильник серій мікросхем К133ИЕ2, К134ИЕ2, К155ИЕ2 і К555ИЕ2, графічне зображення якого наведено на рис. 4.29,а, складається з лічильника за модулем 2 з входом С1 і виходом 1 і лічильника за модулем 5 з входом С2 і виходами 2, 4, 8. З'єднуючи виводи 1 і С2 або 8 і С1, одержимо лічильник за модулем 10. Входи R забезпечують три режими роботи: встановлення "0" при R₁=R₂= 1 і R₃=R₄= 0, встановлення "9" при R₃=R₄= 1 і довільних станах R₁ і R₂ і режим "рахунок" при R₁=R₂=R₃=R₄= 0. Перемикаються тригери за заднім фронтом сигналів С1 і С2.

Лічильники К133ИЕ4, К155ИЕ4 (рис. 4.29,6) складаються з ізольованого тригера і лічильника за модулем 6. З'єднуючи виводи С1 і 8 або С2 і 1, одержуємо лічильник за модулем 12. При R₁=R₂= 1 проводиться встановлення "0", при R₁=R₂= 0 реалізується режим підрахунку. Перемикаються тригери за заднім фронтом лічильного сигналу.

Рис. 4.29. Графічне позначення мікросхем лічильників:

а - К133ИЕ2, К155ИЕ2, К555ИЕ2; б - К133ИЕ4, К155ИЕ4;

в - К133ИЕ5, К134ИЕ5, К155ИЕ5; г - К133ИЕ6, К155ИЕ6, К555ИЕ6;

д - К133ИЕ8, К155ИЕ8; е - К56ШЕ15.

Чотирирозрядний двійково-десятковий лічильник серій мікросхем К133ИЕ2, К134ИЕ2, К155ИЕ2 і К555ИЕ2, графічне зображення якого наведено на рис. 4.29,а, складається з лічильника за модулем 2 з входом С1 і виходом 1 і лічильника за модулем 5 з входом С2 і виходами 2, 4, 8. З'єднуючи виводи 1 і С2 або 8 і С1, одержимо лічильник за модулем 10. Входи R забезпечують три режими роботи: встановлення "0" при R₁=R₂= 1 і R₃=R₄= 0, встановлення "9" при R₃=R₄= 1 і довільних станах R₁ і R₂ і режим "рахунок" при R₁=R₂=R₃=R₄= 0. Перемикаються тригери за заднім фронтом сигналів С1 і С2.

Лічильники К133ИЕ4, К155ИЕ4 (рис. 4.29,6) складаються з ізольованого тригера і лічильника за модулем 6. З'єднуючи виводи С1 і 8 або С2 і 1, одержуємо лічильник за модулем 12. При R₁=R₂= 1 проводиться встановлення "0", при R₁=R₂= 0 реалізується режим підрахунку. Перемикаються тригери за заднім фронтом лічильного сигналу.

Лічильники серії К133ИЕ5, К134ИЕ5, К155ИЕ5 (рис. 4.29, в) складаються з ізольованого тригера з лічильним входом С1 і виходом 1 і лічильника (трирозрядного двійкового) з входом С2 і виходами 2, 4, 8. З'єднуючи входи С1 і 8 або С2 і 1, одержуємо чотирирозрядний двійковий лічильник, у якого при R₁=R₂= 1 проводиться встановлення "0", а при R₁=R₂= 0 реалізується режим лічильника. Перемикаються тригери за заднім фронтом лічильного сигналу.

Десятковий реверсивний лічильник К133ИЕ6, К155ИЕ6, К555ИЕ6 (рис. 4.29,г) працює в режимі встановлення "0" при R= 1 (стан інших входів не має значення), приймання коду з входів d_I при R=V= 0 і зберігання коду або рахування при R= = 0. У режимі рахування стан виходів змінюється за наростанням перепаду сигналу на вході (+1) або (-1).

Шестирозрядний лічильник К133ИЕ8, К155ИЕ8 (рис. 4.29, д) використову­ється як подільник частоти сигналу С з коефіцієнтом М/64, де M = D₅ + 2D₄ + 2²D₃ + 2³D₂ + 2⁴D₁ + 2⁵D₀; D, - цифри на відповідних входах. Число М рівне числу імпульсів на виході Q або , що видає лічильник на кожні 64 вхід­ні імпульси С. Для каскадування ИЕ8 використовують виводи BJ, S, V₁, V₂.

Особливу увагу заслуговує подільник частоти К56ШЕ15 зі змінним коефі­цієнтом ділення від 3 до 15999 (рис. 4.29,е). Коефіцієнт ділення задається кодом на входах J_і.