4.2.5. Логічні імс типу дтл, ттл, на мдн (мон) транзисторах

Д іодно-транзисторні логічні схеми (ДТЛ) складаються із діод них ланцюжків, які реалізують функцію «І» і транзисторного інвертора. Таким чином, схема типу ДТЛ виконує логічну операцію І-НЕ. Типова схема ДТЛ показана на рис.4.16.

Схема складається із трьох діодів VD1, VD2, VD3, які разом із резистором R1 утворюють логічну схему «І», і простого інвертора на транзисторі VT1. Діоди VD4 I VD5 не виконують логічних функцій; їх завдання – забезпечити необхідну напругу зміщення на базі транзистора VT. Тому ці діоди називають діодами зміщення.

Нехай у вихідному стані напруги на логічних входах дорівнюють нулю. Тоді діоди VD1, VD2, VD3 відкриті і через них протікає практично весь струм від джерела живлення. Рис. 4.16. Схема типу ДТЛ

В сторону діодів зміщення VD4 I VD5 струм майже не йде, оскільки опір двох послідовно ввімкнених діодів зміщення і високоомного резистора R3 є значно більшим, ніж опір відкритих вхідних діодів. Отже, транзистор VT буде надійно закритим. При І_К = 0 (транзистор закритий) напрузі логічного нуля на входах відповідає напруга логічної одиниці на виході.

При поступанні додатних одиничних сигналів на всі входи одночасно вхідні діоди VD1, VD2, VD3 закриваються і струм від джерела живлення через діоди зміщення VD4 I VD5 попадає на резистор R3 і в базу транзистора VT. На резисторі R3 при цьому створюється падіння напруги, прикладене до ділянки база-емітер транзистора в прямому напрямку. Транзистор VT переходить із закритого вихідного стану в режим насичення. Струм колектора різко зростає, падіння напруги на резисторі R2 збільшується, а напруга на ділянці колектор - емітер, тобто на виході схеми, знижується до рівня логічного нуля.

Необхідно відмітити, що схема ДТЛ дозволяє отримати великий логічний перепад напруг на виході і забезпечує високу перешкодостійкість.

Важливим недоліком схем типу ДТЛ є велика кількість діодів, необхідних для виконання заданих логічних операцій і забезпечення надійності схеми. Оскільки кожний діод (а інтегральному виконанні транзистор в діодному ввімкненні) потребує ізолюючого «островка» всередині напівпровідникового кристалу, площа і об’єм інтегральної мікросхеми типу ДТЛ виявляються значними.

Л огічні ІМС типу ТТЛ. Із рис.4.16 видно, що сукупність вхідних (логічних) діодів і діодів зміщення, створюючи зустрічно ввімкнені p-n переходи, по суті відповідає структурі біполярного транзистора. Звідси виникає можливість заміни цієї сукупності багатоемітерним транзистором.

ТТЛ схемами прийнято називати такі логічні ІМС, в яких логічна операція кон’юнкції виконується за допомогою багатоемітерного транзистора n-p-n типу, причому емітерні переходи цього транзистора виконують функції, аналогічні тим, які виконують діоди схем типу ДТЛ, а перехід база-колектор використовується в якості діода зміщення.

На рис.4.17 показано найпростіший варіант схеми ТТЛ, яка виконує функцію І-НЕ ( ). Якщо на всі входи схеми, тобто на емітери багатоемітерного транзистора, подані додатні напруги, які відповідають логічній одиниці, то емітерні p-n переходи зміщуються в зворотному напрямі. Струм, який поступає в базу багатоемітерного транзистора VT1 через резистор R1, проходить в коло колектора, зміщеного в прямому напрямі, і далі в базу інвертую чого транзистора VT2. при цьому транзистор VT2 переходить в режим насичення, а напруга на виході схеми відповідає логічному нулю.

Якщо хоча б на один вхід подано напругу логічного нуля, то відповідний емітер ний перехід транзистора VT1 зміщується в прямому напрямі. Струм, який поступає в базу транзистора VT1, буде переважно проходити через цей перехід. Колекторний струм транзистора VT1 зменшується, і транзистор VT2 закриється, так як струм в його базі стане менше порогу ввімкнення. На виході схеми напруга підніметься до рівня логічної одиниці.

Основною перевагою схеми ТТЛ перед іншими типами логічних ІМС в їх великій швидкодії, яка базується на активній дії механізму перемикання вхідного транзистора.

Логічні ІМС на МДН (МОН)-транзисторах. Логічні схеми на основі транзисторів типу МДН можуть містити як схеми І-НЕ, так і схеми АБО-НЕ, а також схеми І, І-АБО-НЕ і т.д. На відміну від схем на біполярних транзистора в даних схемах в якості навантажувальних резисторів використовуються відкриті МДН-транзистори. В зв’язку з цим спрощується технологія виготовлення інтегральних схем і, крім того, збільшується густина розміщення, так як МДН-транзистор займає на підложці меншу площу, чим дифузійний резистор. В логічних схемах на МДН-транзисторах твідсутні елементи (резистори, діоди, конденсатори) в колах зв’язку між виходом одного транзистора і входом іншого. Це пояснюється високим вхідним опором МДН-транзисторів.

На рис..4.18 приведена схема базового логічного елементу АБО-НЕ на МДН-транзисторах з n-каналом.

Слід відмітити, що на роботу логічних ІМС на МДН-транзисторах суттєво впливає паразитна ємність навантаження С_н (показана пунктиром на рис.4.18). при значному збільшенні кількості навантажень збільшується постійна часу зарядки сумарної паразитної ємності навантаження, що призводить до зниження швидкодії схеми.

Досить дієвою є розробка логічних ІМС на польових МОН-транзисторах з каналами різного типу провідності (рис.4.17)Такі транзистори називають комплементарними, а логічні ІМС цього типу позначаються КМОНТЛ. Оскільки відкривання одного із цих транзисторів завжди супроводжується закриванням іншого, то такі схеми практично не споживають потужності в статичному режимі.

Загальна закономірність побудови схем КМОНТЛ в тому, що паралельне з’єднання одного типу транзисторів супроводжується послідовним з’єднанням транзисторів іншого типу.

Е

VT3

F=

x _y

VT1 VT2 VT4

C_н

Рис.4.18. Схема базового логічного

елементу АБО-НЕ на МДН-транзисторах

Нехай в схемі на рис.4.19 на обидва логічних входи подані напруги, що відповідають логічному нулю. Тоді в n-канальних транзисторах VT1 і VT3 канал перекривається, тобто транзистори є закритими. В р-канальних транзисторах VT2 і VT4 канали відкриваються, однак, оскільки через ці канали протікають незначні за величиною струми закритих транзисторів VT1 і VT3, падінням напруги на каналах можна знехтувати.

Е

VT4

VT2 F=

VT1 VT3

x

_y

Рис.4.19. Логічна ІМС на комплементарних

транзисторах КМОНТЛз паралельним

ввімкненням логічних транзисторів

Отже, вихідна напруга, яка приблизно дорівнює напрузі джерела живлення, буде відповідати рівню логічної одиниці.

Якщо подати на вхід х напругу логічної одиниці, то транзистор VT1 відкривається, а транзистор VT2 (з каналом протилежної полярності) закривається. Несмачний остаточний струм транзистора VT2, протікаючи через канал транзистора VT1, створює на ньому практично нульове падіння напруги, тому на виході схеми рівень напруги буде відповідати логічному нулю. Логічний перепад напруг в цій схемі є досить великим (наближено рівним напрузі джерела живлення). Тому перешкодостійкість схеми підвищується.