Внутренние интерфейсы (Hyper Transport).
Фирмой AMD была (процессор Hammer) предложена архитектура ГиперТранспорт (HyperTransport), обеспечивающая внутреннее соединение процессоров и элементов чипсета для организации многопроцессорных систем и повышения скорости передачи данных более чем в 20 раз.
В традиционной архитектуре с северным и южным мостами транзакции памяти должны проходить через микросхему «Северного моста», что вызывает дополнительные задержки и снижает потенциальную производительность. Чтобы избавиться от этого «узкого места» производительности, корпорация AMD интегрировала контроллер памяти в процессоры AMD64. Прямой доступ к памяти позволил существенно уменьшить задержки при обращении процессора к памяти. С увеличением тактовой частоты процессоров задержки станут еще меньше.
В основу шины HyperTransport - универсальной шины межчипового соединения - положено две концепции: универсальность и масштабируемость. Универсальность шины HyperTransport заключается в том, что она позволяет связывать между собой не только процессоры, но и другие компоненты материнской платы. Масштабируемость шины состоит в том, что она дает возможность наращивать пропускную способность в зависимости от конкретных нужд пользователя.
Устройства, связываемые по шине HyperTransport, соединяются по принципу «точка-точка» (peer-to-peer), что подразумевает возможность связывания в цепочку множества устройств без использования специализированных коммутаторов. Передача и прием данных могут происходить в асинхронном режиме, причем передача Данных организована в виде пакетов длиной до 64 байт. Масштабируемость шины HyperTransport обеспечивается посредством магистрали шириной 2.4, 8.16 и 32 бит в каждом направлении. Кроме того, предусматривается возможность работы на различных тактовых частотах (от 200 до 800 МГц). При этом передача данных происходит по обоим фронтам тактового импульса. Таким образом, пропускная способность шины HyperTransport меняется от 200 Мбайт/с при использовании частоты 200 МГц и двух двухбитовых каналов до 12.8 Гбайт/с при использовании тактовой частоты 800 МГц и двух 32-битовых каналов.
Внутренние интерфейсы (3GIO Arapahoe).
Архитектура 3GIO состоит из нескольких уровней
Иерархия и организация подключений компонентов компьютера.
Компоненты компьютера соединяются друг с другом иерархией средств подключения, наверху стоят интерфейсы системного уровня подключения, эта группа интерфейсов характерна тем, что в их транзакциях функционируют физические адреса пространства памяти и(если есть) пространства ввода/вывода. Группа связаных между собой интерфейсов системного уровня образует логическую системную шину компьютера Системную шину образуют следущие интерфейсы:
Шина подключения центрального процессора(или нескольких процессоров в сложных системах)-FSB(Front side bus, фасадная шина)
Шина подключения контроллеров памяти, оперативной и постоянной. Собственно шина памяти(Memory bus) системной уже не является, поскольку в ней фигурируют не системные адреса, а адреса физический банков памяти
Шины ввода/выводы, обеспечивающие связь между центральной частью компьютера и периферийными устройствами.
Другие же ПУ подключаются к своим контроллерам через перефирийные интерфейсы, являющимся нижним уровнем иерархии подключений