1)Принцип работы процессора. Поколения процессоров от1 до 8.(общие принципы, краткая характеристика)

Принцип фон Неймана:

1)Принцип программного управления. Программа состоит из набора команд, выполняющихся процессором автоматически в определенной последовательности. Выборка программы из памяти осуществляется с помощью счетчика команд. Этот регистр процессора последовательно увеличивает хранимый в нем адрес очередной команды на длину команды. А так как команды программы расположены в памяти друг за другом, то тем самым организуется выборка цепочки команд из последовательно расположенных ячеек памяти. Если же нужно после выполнения команды перейти не к следующей, а к какой-то другой, используются команды условного или безусловного перехода, которые заносят в счетчик команд номер ячейки памяти, содержащей следующую команду. Выборка команд из памяти прекращается после достижения и выполнения команды «стоп».

2)Принцип однородности памяти. Программы и данные хранятся в одной и той же памяти, поэтому компьютер не различает, что хранится в данной ячейке памяти. Над командами можно выполнять такие же действия, как и над данными. Например, программа в процессе своего выполнения также может подвергаться переработке, что позволяет задавать в самой программе правила получения некоторых ее частей (так в программе организуется выполнение циклов и подпрограмм).

3)Принцип адресности. Структурно основная память состоит из перенумерованных ячеек. Процессору в произвольный момент времени доступна любая ячейка. Отсюда следует возможность давать имена областям памяти так, чтобы к запомненным в них значениям можно было впоследствии обращаться или менять их в процессе выполнения программ с использованием присвоенных имен.

Регистр процессора – сверхбыстрая память внутри процессора или иначе ячейка процессора. Регистр предназначен, прежде всего, для хранения промежуточных результатов вычисления (регистр общего назначения/регистр данных) или данных, необходимых для работы процессора (специальные регистры).

Счетчик команд – регистр процессора, содержащий адрес текущей выполняемой команды.

В регистре, счетчика команд, хранится адрес команды, которую необходимо выполнить. Устройство управления читает этот регистр и выдает на шину адреса адрес необходимый для чтения кода команды из памяти. Команда сохраняется в специальном регистре команды, где она хранится все время ее выполнения.

Из регистра команды ее код поступает в дешифратор команды и затем в устройство управления, которое в зависимости от поступившей команды либо сразу переходит к ее выполнению, либо считывает данные или адрес, расположенные сразу после кода команды и необходимые для ее выполнения.

На входы АЛУ могут подаваться обрабатываемые данные из памяти или из внутренних регистров. Результат выполнения инструкции сохраняется в одном из регистров или в памяти. Кроме этого выполнение инструкции всегда изменяет регистр счетчика команд и (не для всех инструкций) регистр флагов, каждый бит которого содержит информацию о результате выполнения последней команды.

1-ое поколение: Intel 8086,шина адресса-20, шина данных-16, 5-10 МГц, реальный режим адресации.

2-ое поколение: Intel 80286, ш.а.-24, ш.д.-16, 6-12 МГц, защищенный режим адресации.

3-е поколение: Intel 80386, ш.а.-32, ш.д.-32, улучшенная поддержка многозадачности и защиты, кэш-память.

4-ое поколение: I486, ш.а.-32, ш.д.-32, risc-ядро, конвейер, умножение тактовой чистоты системной платы.

5-ое поколение: Pentium, ш.а.-32, ш.д.-64(32), 60-200МГц. Суперскалярная архитектура, раздельное кэширование кода и данных.

6-ое поколение: Pentium (Pro, II, III), ш.а.-36, ш.д.-64(32), 150-200(233-400,450-1400МГц), динамическое исполнение инструкции, двухуровневый кэш, набор инструкции SEE(в III).

7-ое поколение: Pentium IV, ш.а.-36, ш.д.-64(32), 1.4-3.8 ГГц, гиперконвейеризация.

8-ое поколение: Core(2, i7),ш.а.-36, ш.д.-64(32), 1.8-3.1 (2.6-3.3) ГГц, контроллер памяти находиться в самом процессоре(в i7).

2)Архитектура процессора на примере 7-го поколения.

Новшеством 7го поколения явилось гиперконвейеризация (число ступеней увеличилось до 20). При этом многие части процессора, ранее входившие в конвейер (к примеру, блок декодирования команд), были вообще вынесены за его пределы и работают теперь как бы сами по себе. Описанный поход имеет очень серьезную проблему – возрастает цена ошибки предсказания перехода (это называется штраф). Что происходит, если предсказатель ошибся? А происходит следующее – весь конвейер приходится очищать от ненужных команд и в срочном порядке начинать готовить к исполнению новые, находящиеся еще в памяти и совсем по другому адресу. Естественно, ядро процессора в это время просто исполняет холостой цикл, так как ни подготовленных данных, ни команд к нему не поступает. Таким образом, основная проблема гиперконвейерной архитектуры следующая – чем длиннее конвейер, тем больше работы идет насмарку и тем дольше придется ждать, пока он будет «вычищен» от не понадобившихся команд и снова заполнен нужными.

Предварительно инструкции x86 поступают в кэш-память второго уровня. Обмен процессора с системной шиной осуществляется с помощью 64-разрядной двунаправленной шины данных.

Выполнение инструкции начинается с её выборки и декодирования. Блок предвыборки инструкций осуществляет предварительную выборку на основании информации полученной от блока трассировки и предсказания ветвлений.

Декодер инструкций осуществляет преобразование CISC-инструкций x86 в последовательность RISC-микроопераций. Большинство x86 инструкций декодируются примерно в две или три микрокоманды. Но встречаются и такие инструкции, которые декодируются в десятки микрокоманд. При декодировании сложные команды заменяются на последовательности микроопераций, которые хранятся в памяти микропрограмм. Если в потоке команд оказывается команда условного перехода (ветвления программы), то включается механизм предсказания ветвления, который формирует адрес следующей выбираемой команды до того, как будет определено условие выполнения перехода.

После дешифровки микрооперации поступают в кэш память микрокоманд, где хранятся в упорядоченном виде. Концепция кэш трассировки, состоит в том, чтобы сохранять в кэше инструкций первого уровня не те команды, которые считаны из памяти, а уже декодированные последовательности.

После формирования потоков микрокоманд производится выделение регистров, необходимых для выполнения декодированных команд. Эта процедура реализуется блоком распределения регистров, который выделяет для каждого указанного в команде логического регистра один из 128 физических регистров, входящих в состав блоков регистров замещения.

После подготовки процессора к выполнению микроопераций, они помещаются в очередь микроопераций.

Микрокоманды, находящиеся в очереди должны быть подготовлены к исполнению, в частности необходимо прочитать операнды, хранящиеся в памяти Адреса операндов, выбираемых из памяти, вычисляются блоком формирования адреса, который реализует интерфейс с кэш-памятью данных 1-го уровня. При выборке операнда из памяти производится обращение к кэш памяти данных. За один такт производится выборка операндов для двух команд. Кэш-память данных первого уровня в свою очередь соединяется с кэшем второго уровня шиной шириной 256 бит.

Планировщики микроопераций определяют готовность микроопераций, находящихся в очередях, к исполнению и направляют их на выполнение в соответствующие исполнительные блоки. Планировщик выбирает микрокоманды из очереди не в порядке их поступления, а по мере готовности соответствующих операндов и исполнительных устройств. В результате команды, поступившие позже, могут быть выполнены до ранее выбранных команд. При этом реализуется одновременное выполнение нескольких микрокоманд в параллельно работающих исполнительных устройствах.

Следующим шагом выполняется чтение операндов из регистров блока регистров замещения. Напоминаем что, регистровый файл обеспечивает хранение результатов операций.

Исполнительные устройства, т.е. арифметико-логические устройства (ALU) или блоки обработки чисел с плавающей запятой выполняют микрокоманду.

После выполнения микроопераций происходит проверка корректности результатов. Если результаты выполнения микрооперации некорректны, эта микрооперация или отправляется на повторное исполнение, или потребуется перезагрузка конвейера.

3)Классификация шин. Их архитектурные особенности. Архитектура материнских плат.

Параллельные шины-совокупность сигнальных линии, объединённых по назначение (данные, адреса, управление), которые имеют определенные электрические характеристики и протоколы передачи информации.

Последовательные шины-используется одна сигнальная линия, т.е. информационные биты передаются последовательно. Данные облекаются в пакеты, в которые включаются старт-биты, заголовки пакетов, синхросигналы, стоп-биты и т.д.

Ширина шины-разрядность (количество сигнальных линии)

Шина данных-основная шина, по которой происходит передача информации. Пропускная способность=тактовая частота*разрядность*[2..4]

Шина адреса-определяет максимально возможный объём памяти N=2^I.

Для снижения общего количества линий связи магистрали часто применяется мультиплексирование шин адреса и данных. То есть одни и те же линии связи используются в разные моменты времени для передачи как адреса, так и данных.

Шина управления-управляющие сигналы на шине управления обеспечивают согласованность работы процессора с памятью или устройства ввода/вывода.

- Строб записи (вывода), который определяет момент времени, когда устройство-исполнитель может принимать данные, выставленные процессором на шину данных.

- Строб чтения (ввода), который определяет момент времени, когда устройство-исполнитель должно выдать на шину данных код данных, который будет прочитан процессором.

*при синхронном обмене процессор заканчивает обмен данными самостоятельно, через раз и навсегда установленный временной интервал выдержки (t_выд), то есть без учета интересов устройства-исполнителя;(«+» - простой, меньше управляющих сигналов, «-» - ненадежный, высокие требования к быстродействию исполнителя)

*При асинхронном обмене процессор заканчивает обмен только тогда, когда устройство-исполнитель подтверждает выполнение операции специальным сигналом. («+»-надежность, возможность работы с самыми разными по быстродействию исполнителями, «-»-дополнительные аппаратные затраты)

Прерывание – сигнал, сообщающий процессору о наступлении какого-либо события и требует вмешательства.

(специальные линии прерывания – IRQ).

Шины ввода и вывода –могут иметь большую протяженность, поддерживают соединение многих устройств.

Шины процессор-память- короткие, высокоскоростные, обеспечивают мах. Пропускную способность.

Шины расширения – предназначены для подключения различных устройств, расширяющих возможности компьютера.

Внешние шины и порты ввода и вывода: предназначены для подключения к компьютеру периферийных устройств.

FSB(процессорная шина) – тактовая частота шины во многом определяет производительность всей системы.

Современные материнские платы используют многослойные текстолитовые печатные платы (3-4 слоя). Для того чтобы понизить уровень помех. От блока питания на материнскую плату через специальный разъем поступает питание. Основные элементы, которые в том или ином виде находятся на материнской плате:

Процессор с вентилятором, вторичные источники питания (питают ядро процессора, память, логику материнской платы), тактовый генератор (синхронизирует работу различных компонентов мат.платы), разьемы для оперативной памяти, разьемы для установления карт расширения (видеокарта, модем, звуковая карта), Микросхема перепрограммируемой памяти, в которой хранятся программы BIOS, Микросхема памяти CMOS, в которой хранятся текущие настройки BIOS, Аккумуляторная батарея для питания микросхемы памяти CMOS и электронного таймера, разьемы для подключения CD-ROM мышки принтера сканера и USB, Контроллер ввода/вывода (клавиатура), Набор микросхем чипсет высокой степени интеграции для управления обменом данными между всеми компонентами РС.

Северный мост находиться рядом с разъемами процессора. Южный мост находится радом с периферией, USB.

Северный мост – обеспечивает быстрое взаимодействие между процессором и памятью, видео картой и южным мостом. Южный мост, реализует «медленные» процессы на материнской плате. Он обычно не подключен на прямую с процессором. Он включает в себя: контроллеры шины PCI, DMA контроллер, контроллер прерывании, контроллер ввода и вывода, управление питанием, часы.