Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
arkhitektura_EVM.docx
Скачиваний:
0
Добавлен:
01.03.2025
Размер:
101.99 Кб
Скачать

Устройство управления

УУ является функционально наиболее сложным устройством микропроцессора.

Вырабатывает управляющие сигналы, поступающие по кодовым шинам инструкций во все блоки ВМ.

Регистр команд – это запоминающий регистр в котором хранятся код выполняемой операции и адреса операндов, участвующих в операции. Регистр команд расположен в интерфейсной части микропроцессора, в блоке регистров команд.

Дешифратор операций – это логический блок, выбирающий в соответствии с поступающим из регистра команд кода операции, один из множества имеющихся у него выходов.

Постоянное запоминающее устройство микропрограммы хранит в своих ячейках управляющие сигналы или импульсы, необходимые для выполнения в блоках ВМ процедур обработки информации.

Импульс по выбранному дешифратору операций, в соответствии с кодом операции проводнику, считывает из ПЗУ микропрограмм необходимую последовательность управляющих сигналов.

Узел формирования адреса, находится так же в интерфейсной части микропроцессора, это устройство вычисляющее полный адрес ячейки памяти или регистра по реквизитам, поступающим из регистров команд или регистров микропроцессорной памяти.

Кодовые шины данных, адреса и инструкций - это части внутренней интерфейсной шины микропроцессора.

В общем случае устройство управления формирует управляющие сигналы для выполнения следующих основных процедур:

  1. Выбор из регистра счетчика адреса команды и адреса ячейки памяти, где хранится очередная команда программы.

  2. Выборка из ячеек памяти очередной команды и передача в регистр команд.

  3. Расшифровка кода операции и признаков выбранной команды.

  4. Считывание в соответствии с расшифрованным кодом операции нужных управляющих сигналов из ПЗУ микропрограмм, определяющих во всех блоках ВМ процедуры выполнения данной операции и пересылка этих управляющих сигналов в соответствующие блоки.

  5. Считывание из регистров команд и регистров микропроцессорной памяти отдельных составляющих адресов операндов, участвующих в вычислении данной операции и формирования полных адресов операндов.

  6. Выборка операндов по полученным полным адресам и выполнение операции.

  7. Запись результата операции в память

  8. Работа зацикливается формированием адреса следующей команды программы.

Арифметико-логическое устройство

АЛУ предназначено для выполнения арифметических и логических операций преобразования информации.

В простейшем случае АЛУ состоит из двух регистров, суммирующего устройства (сумматора) и схемы управления (это местное устройство управления).

Сумматор – это вычислительная схема выполняющая процедуру сложения, поступающих на её входы двоичных кодов и имеющее разрядность как правило, двойного машинного слова.

Регистры – это быстродействующие ячейки памяти различной длины. Например, первый регистр имеет длину двойного машинного слова, второй регистр одного машинного слова. При выполнении операции в первый регистр помещается первый операнд, а по окончанию операции их результат, во второй регистр, второй операнд участвующий в операции. По завершении операции информация второго регистра не изменяется.

Первый регистр может принимать информацию с кодовых шин данных и выдавать информацию на них. Второй же регистр, только получает информацию с этих шин.

Схема управления – принимает по кодовым шинам инструкций управляющие сигналы от устройств управления и преобразует их в сигналы, для управления работой регистров и сумматоров АЛУ.

АЛУ выполняет арифметические операции сложения, вычитания, умножения и деления, только над двоичной информации с запятой, фиксированной после последнего разряда, т.е. только над целыми, двоичными числами.

Для выполнения операций над двоичными числами с плавающей запятой, и над двоично-кодированными десятичными числами, осуществляется с помощью математического сопроцессора или по специально составленным программам.

Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]