33. Pci. Цикл чтения.

34. Pci. Цикл записи.

По сигналам C/BE во время фазы передачи адреса определяется тип цикла передачи данных (чтение порта, запись в порт, чтение памяти, запись в память, чтение конфигурации, запись конфигурации, множественное чтение памяти, запись в память и проверка).

Чтение памяти и запись в память. По шинам AD (мультиплексированная шина команд и подтверждение байтов) передается адрес двойным словом (четыре байта). Сигналы AD0 и AD1 декодировать не требуется. Истинность данных определяется сигналами C/BE.

Основные циклы.

1.Чтение (система с изолированной шиной и каждое устр-во имеет свой дешефратор адреса)

а) позитивная дешефрация (устр-во опознаёт свой собственный диапазон адресов)

б) вычитательная дешифрация (на шине 1 устр-во , которое отвечает за все остальные не заполненные адреса).

PCI: Реализованный синхронный алгоритм обмена синхронного сигнала – даёт приемушество в быстродействии

IRDY = 1 и FRAME = 1 - обмен завершён.

Такт 1 : инициатор (мастер шины выставляет сигнал FRAME , который говорит ,что шина захвачена и выставлен сигнал IRDy ,следовательно устройство (мастер ) готово к обмену.

Такт 2 : к момену выставления фронта ,мастер выставляет команду WRITE и адрес ADDRESS ,по которому осуществляется обращение .

Такт 3 : в промежутке между татктом 2 и татктом 3 3slave определяет, что обращение осуществлено к нему и выставлен знак DEVSEV и TRDY.

Такт 3 : активное устр-во выставляет данные на ШД и выставляет сигнал Byte Enables, который подтверждает каждый из передоваемых байтов (читакт первую порцию данных адресованное устр-ву D1).

Такт 4: Slave не готов к обмену и выставляет сигнал TRDY и активное устр-во данные ен передаёт .

Такт 5 : Мастер не готов и выставляет сигнал об этом и Slave не принимает данные. Т5 –Т6 : оба устр-ва готовы к обмену и мастер выставляет порцию данных и Byte Enables Т7: цикл завершается: выыставляетоднавременно пару сигналов в IRDY =1 и FRAME=1 – цикл завешон.

Арбитраж: скрытый в PCI : освмещённый реальный арбитраж с работой др. устр-в . У каждого устр-ва сигналы REQ , GNT свои.

Активное устр-во выдаёт сигнал REQ на арбитр по своей линии. Арбитр определяет какое устр- во имеет наиболее высокий приоритет и по линии выдаёт сигнал GNT этому устр-ву.Активное устр-во выставляет сигнал FRAME ,что устр-во захвачено и осуществляет обмен.

Особенности: 1) Групповая пересылка; 2) Встроенная поддержка кэширования.

Неудобства – существование мостов и необходимость реализовать сопрягающее устройство.

35. Периферийные устройства: Таймеры, порты, ацп, цап.

Подсистема ввода/вывода (ПВВ) обеспечивает связь МП с внешними устройствами, к которым будем относить:

устройства ввода/вывода (УВВ): клавиатура, дисплей, принтер, датчики и исполнительные механизмы, АЦП, ЦАП, таймеры и т.п.

внешние запоминающие устройства (ВЗУ): накопители на магнитных дисках, "электронные диски" и др.