- •Московская государственная академия приборостроения и информатики
- •Введение. Понятие о микропроцессорах
- •История появления микропроцессоров
- •Терминология курса
- •Классификация и основные параметры мп
- •1. Обзор современных оэвм
- •1.1. Микроконтроллеры фирмы motorolla
- •1.1.1. Семейство нс05
- •1.1.2. Семейство нс08
- •1.1.3. Семейство нс11
- •1.1.5. Номенклатура и области применения микроконтроллеров семейства 68нс16
- •1.1.6. Номенклатура и области применения микроконтроллеров семейства 68300
- •1.2. Производители микроконтроллеров семейства mcs51
- •1.3.1. Отличительные особенности
- •1.4. Высокопроизводительные 8-разрадные risc контроллеры семейства at90s
- •1.4.1. Вычислительные особенности
- •1.5. Программируемые контроллеры фирмы Dallas Semiconductor
- •1.5.1. Микроконтроллеры с динамической организацией (Soft Мicго)
- •1.5.2. Обеспечение высокой производительности в скоростных микроконтроллерах.
- •1.5.3. Организация памяти скоростных контроллеров.
- •1.5.4. Возможности скоростных контроллеров.
- •1.6. Однокристальные микроконтроллеры серии pic
- •1.6.1. Risc микроконтроллеры типа pic16c5x
- •1.6.1.1. Обзор характеристик
- •Периферия и Ввод/Вывод
- •1.6.1.2. Структура Кристаллов Pic16c5x
- •1.6.1.3. Таймер/счетчик.
- •1.6.1.4.Регистр статуса
- •1.6.1.5. Регистры ввода/вывода. ( Порты )
- •1.6.1.6. Организация встроенной памяти
- •1.6.1.7. Стек
- •1.6.1.8. Организация внутреннего озу
- •1.6.1.9. Система команд
- •1.6.1.10. Условия сброса
- •1.6.1.11. Watchdog таймер
- •2.2. Принципы управления операциями
- •2.3. Архитектура микропроцессоров
- •2.4. Микропроцессор кр580ик80а
- •2.4.1. Принцип работы мп
- •2.4.2. Организация стека в мпс
- •2.4.3. Организация прерываний
- •2.4.4. Организация пдп
- •2.4.5. Форматы данных и команд
- •2.5. Форматы команд и способы адресации
- •2.5. Оэвм семейства mcs-51
- •2.5.1. Организация памяти
- •2.5.2. Организация ввода-вывода
- •2.5.3. Синхронизация оэвм
- •1.5.4. Блок таймеров/счетчиков
- •2.5.5.Блок последовательного интерфейса и прерываний (пип)
- •2.5.6. Регистр состояния (psw)
- •2.6. Система команд микропроцессора кр580ик80а
- •2.7.Система команд оэвм серии mcs-51
- •3. Запоминающие устройства и их основные характеристики
- •3.1. Оперативные запоминающие устройства
- •3.2. Постоянные запоминающие устройства
- •4. Средства связи мпс с объектами
- •4.1. Общие положения
- •4.1. Аналого-цифровые преобразователи
- •3.2. Цифро-аналоговые преобразователи
- •3.3. Преобразователи уровня и другие средства связи
- •4. Применение микропроцессоров и микропроцессорных систем
- •4.1. Особенности создания рэс на мп
- •4.2. Применение мп в измерительных приборах
- •4.3. Применение мп в промышленности. Связи, в быту
- •4.4. Система сбора аналоговой информации
- •5. Перспективы развития микропроцессорных систем
- •5.1. Совершенствование аппаратных средств мпс
- •5.1.1. Развитие структуры и характеристик мп.
- •5.1.2. Совершенствование схем памяти
- •5.1.3. Развитие внешних устройств мпс.
- •5.2. Совершенствование программного обеспечения
- •Литература
- •Приложение 1
- •Приложение 2
- •Содержание
- •1. Обзор современных оэвм 7
- •2. Архитектура мп и микро-эвм 35
2.5.2. Организация ввода-вывода
Порты Р0, Р1, Р2, Р3 являются двунаправленными портами ввода-вывода и предназначены для обеспечения обмена информацией ОМЭВМ с внешними устройствами, образуя 32 шины ввода-вывода. Помимо работы в качестве обычных портов ввода-вывода линии портов Р0-Р3 могут выполнять ряд дополнительных функций.
Через порт Р0:
выводится младший байт адреса А0-А7 при работе с внешней памятью программ и внешним ОЗУ
выдается из ОЭВМ и принимается в ОЭВМ байт данных при работе с внешней памятью (таким образом, этот порт представляет собой в этом режиме так называемую мультиплексированную шину адреса/данных).
задаются данные при программировании внутреннего ППЗУ, и читается содержимое внутренней памяти команд
Через порт Р1:
задается младший байт адреса при программировании внутреннего ППЗУ и при чтении внутренней памяти программ
Через порт Р2:
выводится старший байт адреса А8-А15 при работе с внешней памятью команд и внешней памятью данных (для внешней памяти данных – только при использовании команд MOVX A,@DPTR и MOVX @DPTR,A, которые вырабатывают 16-разрядный адрес)
задается старший байт (разряды А8-А15) адреса при программировании внутреннего ППЗУ и при чтении внутренней памяти программ.
Каждая линия порта Р3 имеет индивидуальную альтернативную функцию:
Р3.0 – RxD, вход последовательного порта;
Р3.1 – TxD, выход последовательного порта;
Р3.2 – INT 0, используется как вход 0 внешнего запроса прерывания;
Р3.3 – INT 1, используется как вход 1 внешнего запроса прерывания;
Р3.4 – T0, используется как вход счетчика внешних событий Т/С0;
Р3.5 – T1, используется как вход счетчика внешних событий Т/С1;
Р3.6 – WR, строб записи во внешнюю память данных, выходной сигнал, сопровождающий вывод данных через порт Р0 при использовании команд MOVX @Ri,A и MOVX @DPTR,A;
Р3.7 – RD, строб чтения из внешней памяти данных, выходной сигнал, сопровождающий ввод данных через порт Р0 при использовании команд MOVX A,@Ri и MOVX A,@DPTR.
Таким образом, функции портов ввода/вывода зависят от режима работы ОЭВМ. В принципе она может работать в двух принципиально разных режимах:
минимальный режим, в котором не требуется подключения к ОЭВМ дополнительных БИС ОЗУ, ПЗУ, или УВВ. В этом случае все 4 порта могут использоваться совершенно произвольно.
максимальный режим, в котором требуется подключение к ОЭВМ дополнительных БИС либо ОЗУ, либо ПЗУ, либо УВВ. В этом случае необходимо организовать шинную структуру (ША, ШД и ШУ).При этом для фиксации младшего байта адреса ША необходимо подключить специальный регистр-защелку, в котором будет храниться этот байт в течение всего цикла обращения к внешней памяти. (Напомним, что Р0 является мультиплексированной шиной адреса-данных). По сигналу ALE этот байт запоминается в регистре. Старший байт адреса и так сохраняется неизменным на выводах порта Р2. Таким образом в этом режиме занятыми оказываются порты Р0, Р2, и в случае подключения внешних ОЗУ или УВВ - выводы WR и RD.