II Логические элементы
Рис.1. Инверторы в интегральных микросхемах:
а - ТТЛ-инвертор;
б - И2Л-инвертор;
в - nМДПТЛ-инвертор;
г - КМДПТЛ-инвертор.
Рис.2. Простейший логический элемент.
Рис.3. Логический элемент ТТЛ:
а - четырехвходовой ЛЭ ТТЛ с МЭТ;
б - условное обозначение;
в - эквивалентная схема МЭТ.
П
Рис.4. Характеристики базового ЛЭ 155 серии:
а - передаточная;
б - входная.
Рис.5. Выходные характеристики ЛЭ 155 серии для сигналов:
а - низкого уровня;
б - высокого уровня.
Рис.6. Монтажная логика (функция И), осуществленная с помощью
ЛЭ с открытым коллектором.
Рис.7. Расширение логических функций по входу.
Рис.8. ЛЭ ЭСЛ: а - базовый ЛЭ ЭСЛ серии 500;
б - возможная схема включения;
в - объединение эмиттеров;
г - передаточная функция.
Рис.9. Инвертор МОП: а - базовый инвертор;
б - передаточная характеристика;
в - буферный выход;
г - условное обозначение.
Рис.10. Инвертор КМОП с тремя состояниями.
Рис.11. Двунаправленный ключ (а) и его условное обозначение.
ним n-канальный транзистор закроется и на выходе появится высокий уровень логической единицы.
Рис.12. Логический элемент КМОП И-НЕ.
Рис.13. Логический элемент КМОП ИЛИ-НЕ.
III Комбинационные устройства
Рис. 1. Простейший MUX 2:1.
Рис.
2. Мультиплексор 4:1.
Рис.3. Пирамидальный MUX 32:1.
Рис. 4. Последовательное наращивание MUX.
Рис. 5. Простейший демультиплексор 1:2.
Рис. 6. Демультиплексор 1:4.
Рис. 7. Пирамидальная структура DMX 1:32.
Рис. 8. Последовательное наращивание DC 5:32.
;
.
Рис. 9. Полусумматор: а – условное обозначение, б – таблица истинности.
Рис. 10. Логическая структура полусумматора в общем (а) и развернутом (б) виде.
Рис. 11. Полный сумматор: а – логическая структура, б – условное обозначение.
Рис. 12. Логическая структура полного сумматора.
Рис. 13. Логическая структура одноразрядного компаратора.
Рис. 14. Четырехразрядный цифровой компаратор 564ИП2.
Рис. 15. Передача информации с контролем четности.
Рис. 16. Схема формирования паритетного бита из четырехразрядного слова (а), условное изображение микросхемы 564СА1.