
- •1.Язык описания архитектуры vhdl. Основные сведения
- •2. Ключевые слова языка vhdl.Типы данных vhdl.
- •4. Описание мультиплексора на vhdl.
- •5.Описание структуры и поведения на vhdl.
- •6.Поведенческое описание
- •7.Генератор на vhdl. Оператор wait в vhdl.
- •9. Проектирование логических схем и логических процессов
- •10. Табличное и биномиальное представление булевых функций.
- •13. Общие понятия, определения, классификация микропроцессорных систем.
- •14) Теоретические основы организации мпс.Архитектура мпс.
- •15.Теоретические основы организации мпс.Тактовый генератор кр1810гф84(i8284).
- •16. Теоретические основы организации мпс. Процессор i8086 в минимальном режиме.
- •16.(2) Теоретические основы организации мпс. Процессор i8086 в минимальном режиме.
- •28 .(2)Теоретические основы организации мпс. Конструкции микропроцессорных систем.
- •17. Теоретические основы организации мпс.Процессор i8086 в минимальном режиме.Базовые циклы обмена с памятью.Базовые циклы ввода-вывода
- •18.Теоретические основы организации мпс.Подключение зу и портов ввода-вывода к i8086в минимальном режиме.
- •19) Теоретические основы организации мпс. Подключение 8-разрядных портов ввода-вывода к i8086в минимальном режиме.
- •20.Теоретические основы организации мпс. Системный контроллер i8288.
- •21.Теоретические основы организации мпс. Системный контроллер i8288. Базовые циклы обмена. Схема подключения к i8086.
- •22.Теоретические основы организации мпс. Организация системы прерываний i8086.
- •23.Теор. Основы орг. Мпс. Программируемый контр. Прерываний i8259a.
- •24. Теоретические основы организации мпс. Схема подключения i8259a в минимальном режиме.
- •25.Каскадная схема включения i8259a
- •26. Тоо мпс. Структура и характеристики однопроцессорных мпс на базе общей шины (ош).
- •27. Теоретические основы организации мпс. Расширение номенклатуры применяемых бис зу.
- •28.Теоретические основы организации мпс. Конструкции микропроцессорных систем.
- •29. Теоретические основы организации мпс. Передача информации в мпс.
- •30. Теоретические основы организации мпс. Асинхронная передача последовательной информации в мпс.
- •31) Теоретические основы организации мпс. Общие вопросы проектирования мпс.
- •32.Теоретические основы организации мпс. Мультимикропроцессорные системы(ммпс).
- •33. Теоретические основы организации мпс. Ммпс. Базовые топологии прямых межпроцессорных соединений.
- •34. Теоретические основы организации мпс.Модули ммпс.Модуль процессора.
- •35.Теоретические основы организации мпс.Модули ммпс.Модуль озу/пзу. (тут без Теоретические основы организации мпс.Модули ммпс)
- •36) Теоретические основы организации мпс. Модули ммпс. Модуль адаптеров.
- •37.Теоретические основы организации мпс. Модули ммпс. Модули контроллеров и модули общесистемной поддержки.
- •38.Теоретические основы организации мпс. Базовые схемы арбитража в ммпс.
- •39. Теоретические основы организации мпс. Базовые схемы арбитража в ммпс по логике обработки. Последовательный арбитраж.
- •40.Теоретические основы организации мпс.Базовые схемы арбитража в ммпс по логике обработки.Параллельный адресуемый арбитраж.
- •41. Теоретические основы организации мпс. Базовые схемы арбитража в ммпс по логике обработки. Параллельный независимый арбитраж.
- •42.Ммпс на базе общесистемного интерфейса(оси) "общая шина".
- •43. Тоо мпс. Системный арбитр i8289.
- •44. Теоретические основы организации мпс. Модуль цп ммпс на базе i8086 только с оси.
- •45.Теоретические основы организации мпс. Модуль цп с оси и локальным системным интерфейсом(лси).
- •46. Теоретические основы организации мпс. Модуль цп с оси и локальным интерфейсом ввода-вывода
- •47. Теоретические основы организации мпс. Внешний интерфейс ммпс. Параллельные порты ввода-вывода. Динамический порт вывода.
- •Динамический порт вывода:
- •48) Теоретические основы организации мпс. Внешний интерфейс ммпс. Параллельные порты ввода-вывода. Статический порт вывода.
- •49.Теоретические основы организации мпс.Внешний интерфейс ммпс.Параллельные порты ввода-вывода. Ввод информации.
- •50. Теоретические основы организации мпс. Внешний интерфейс ммпс. Параллельные порты ввода-вывода. Двунаправленный параллельный порт ввода-вывода.
- •51.Теоретические основы организации мпс.Внешний интерфейс ммпс.Параллельные порты ввода-вывода.Увеличение надежности функционирования.
- •52.Теоретические основы организации мпс.Внешний интерфейс ммпс.Параллельные порты с программным управлением.
- •53) Теоретические основы организации мпс. Внешний интерфейс ммпс. Обмен через последовательный интерфейс.
- •54.Теоретические основы организации мпс. Внешний интерфейс ммпс. Структура и назначение выводов бис усапп кр580вв51а (uart).
- •55. Теоретические основы организации мпс. Внешний интерфейс ммпс. Асинхронная передача.
- •56. Теоретические основы организации мпс. Внешний интерфейс ммпс. Прием в асинхронном режиме.
- •57.Средства отладки мпс.
- •58. Механизм граничного сканирования.
- •59.Идея граничного сканирования.
- •60. Структура современных информационно-управляющих систем.
- •61. Устройство управления памятью микропроцессора.
- •62. Архитектура режима реальных адресов и защищенного режима.
- •63. Типы данных микропроцессора.
- •64. Селекторы.
- •65) Дескрипторы сегментов.
- •66.Таблицы дескрипторов.
- •67. Таблица глобальных дескрипторов.
- •6 8.Таблицы локальных дескрипторов
- •69.Сброс и инициализация микропроцессора.
- •70) Программная инициализация режима реальных адресов.
- •71. Программная инициализация защищенного режима.
- •72.Тестирование и отладка. Буфер ассоциативной трансляции.
- •73.Привилегии, уровни, правила, команды.
- •74. Защита.Проверка поля type,проверка границы.
- •75.Защита. Ограничение доступа к данным, ограничение набора команд.
- •76.Защита.Передачи управления
- •77. Защита. Проверка достоверности указателя. Защита страниц и каталогов.Проверка достоверности указателя.
- •78. Конвейеризация.
- •79.Многозадачность.Сегмент состояния задачи.
- •80. Многозадачность. Дескриптор сегмента состояния задачи.
- •81. Многозадачность. Переключения задач.
- •82) Мультиобработка.
- •83. Префикс lock# и сигнал lock.
- •84. Адресация памяти. Диспетчер памяти.
- •85. Прямой доступ к памяти
- •86 Сегментация памяти. Виртуа́льная па́мять
- •90. Семейство flex10k
- •91. Fpga (плис)
53) Теоретические основы организации мпс. Внешний интерфейс ммпс. Обмен через последовательный интерфейс.
Использование последовательных линий связи для обмена данными с внешними устройствами возлагает на контроллеры ВУ дополнительные по сравнению с контроллерами для параллельного обмена функции. Во-первых, возникает необходимость преобразования формата данных: из параллельного формата, в котором они поступают в контроллер ВУ из системного интерфейса микроЭВМ, в последовательный при передаче в ВУ и из последовательного в параллельный при приеме данных из ВУ. Во-вторых, требуется реализовать соответствующий режиму работы внешнего устройства способ обмена данными: синхронный или асинхронный.
В протоколе RS-232 существуют два метода управления обменом данных: аппаратный и программный. Протокол позволяет использовать любой из методов управления совместно с любым режимом передачи. Также допускается работа без управления потоком, что подразумевает постоянную готовность хоста и устройства к приему данных, когда связь установлена (сигналы DTR и DSR установлены). Аппаратный метод управления реализуется с помощью сигналов RTS и CTS. Для передачи данных хост (компьютер) устанавливает сигнал RTS и ждет установки устройством сигнала CTS, после чего начинает передачу данных до тех пор, пока сигнал CTS установлен. Сигнал CTS проверяется хостом непосредственно перед началом передачи очередного байта, поэтому байт, который уже начал передаваться, будет передан полностью независимо от значения CTS. В полудуплексном режиме обмена данными (устройство и хост передают данные по очереди, в полнодуплексном режиме они могут делать это одновременно) снятие сигнала RTS хостом означает его переход в режим приема. Программный метод управления заключается в передаче принимающей стороной специальных символов остановки (символ с кодом 0x13, называемый XOFF) и возобновления (символ с кодом 0x11, называемый XON) передачи. При получении данных символов передающая сторона должна соответственно остановить передачу или возобновить ее (при наличии данных, ожидающих передачи). Синхронный режим передачи подразумевает непрерывный обмен данными, когда биты следуют один за другим без дополнительных пауз с заданной скоростью.
54.Теоретические основы организации мпс. Внешний интерфейс ммпс. Структура и назначение выводов бис усапп кр580вв51а (uart).
Архитектура микропроцессорных систем отражает наиболее общую структуру их состав элементов их наиболее существенные характеристики и область применения. Элементы структуры образуют: Вычислительное ядро; Адаптеры, контроллеры внешних ПУ; Внешние ПУ; Элементы общесистемной поддержки.
Вычислительное ядро: содержится процессор, тактовый генератор, ПЗУ, ОЗУ, интерфейс между элементами, вспомогательные микросхемы малой и средней интеграции. Ядро практически определяет вычислительную мощность. Для связи ядра с внешними ПУ используются адаптеры и контроллеры.
Адаптер обеспечивает электрическое преобразование сигнала. Контроллеры кроме электрического преобразования сигнала обеспечивают согласование форматов и протоколов интерфейсов. Программные модели МПС адаптеры и контроллеры регулируют наборы портов ввода /вывода.
Основная
черта внешних
ПУ
они оборудованы интерфейсами несовместимыми
с интерфейсами вычислительного ядра.
Программные модели также присутствуют как наборы портов ввода/вывода и обеспечивают расширение функции микропроцессорной системы.
ММПС характеризуется логической и физической структурой. Логическая отражает принципы взаимоподчиненности между процессорами, а физическая отражает электрические коммуникационные связи между процессорами.
Микросхема КР580ВВ51А— универсальный синхронно-асинхронный приемопередатчик (УСАПП), предназначен для аппаратной реализации последовательного протокола обмена между микропроцессором КР580ВМ80А (КМ1810ВМ86) или другим устройством, способным запрограммировать данную микросхему на требуемый режим работы, и каналами последовательной передачи дискретной информации.
54. (2)
Микросхема УСАПП преобразует параллельный код, получаемый от центрального процессора, в последовательный поток символов со служебными битами и выдает этот поток в последовательный канал связи с различной скоростью, а также выполняет обратное преобразование: последовательный поток символов - в параллельное 8-разрядное слово. Передаваем и принимаемая информация при необходимости может контролироваться на четность (нечетность).