
- •1.Язык описания архитектуры vhdl. Основные сведения
- •2. Ключевые слова языка vhdl.Типы данных vhdl.
- •4. Описание мультиплексора на vhdl.
- •5.Описание структуры и поведения на vhdl.
- •6.Поведенческое описание
- •7.Генератор на vhdl. Оператор wait в vhdl.
- •9. Проектирование логических схем и логических процессов
- •10. Табличное и биномиальное представление булевых функций.
- •13. Общие понятия, определения, классификация микропроцессорных систем.
- •14) Теоретические основы организации мпс.Архитектура мпс.
- •15.Теоретические основы организации мпс.Тактовый генератор кр1810гф84(i8284).
- •16. Теоретические основы организации мпс. Процессор i8086 в минимальном режиме.
- •16.(2) Теоретические основы организации мпс. Процессор i8086 в минимальном режиме.
- •28 .(2)Теоретические основы организации мпс. Конструкции микропроцессорных систем.
- •17. Теоретические основы организации мпс.Процессор i8086 в минимальном режиме.Базовые циклы обмена с памятью.Базовые циклы ввода-вывода
- •18.Теоретические основы организации мпс.Подключение зу и портов ввода-вывода к i8086в минимальном режиме.
- •19) Теоретические основы организации мпс. Подключение 8-разрядных портов ввода-вывода к i8086в минимальном режиме.
- •20.Теоретические основы организации мпс. Системный контроллер i8288.
- •21.Теоретические основы организации мпс. Системный контроллер i8288. Базовые циклы обмена. Схема подключения к i8086.
- •22.Теоретические основы организации мпс. Организация системы прерываний i8086.
- •23.Теор. Основы орг. Мпс. Программируемый контр. Прерываний i8259a.
- •24. Теоретические основы организации мпс. Схема подключения i8259a в минимальном режиме.
- •25.Каскадная схема включения i8259a
- •26. Тоо мпс. Структура и характеристики однопроцессорных мпс на базе общей шины (ош).
- •27. Теоретические основы организации мпс. Расширение номенклатуры применяемых бис зу.
- •28.Теоретические основы организации мпс. Конструкции микропроцессорных систем.
- •29. Теоретические основы организации мпс. Передача информации в мпс.
- •30. Теоретические основы организации мпс. Асинхронная передача последовательной информации в мпс.
- •31) Теоретические основы организации мпс. Общие вопросы проектирования мпс.
- •32.Теоретические основы организации мпс. Мультимикропроцессорные системы(ммпс).
- •33. Теоретические основы организации мпс. Ммпс. Базовые топологии прямых межпроцессорных соединений.
- •34. Теоретические основы организации мпс.Модули ммпс.Модуль процессора.
- •35.Теоретические основы организации мпс.Модули ммпс.Модуль озу/пзу. (тут без Теоретические основы организации мпс.Модули ммпс)
- •36) Теоретические основы организации мпс. Модули ммпс. Модуль адаптеров.
- •37.Теоретические основы организации мпс. Модули ммпс. Модули контроллеров и модули общесистемной поддержки.
- •38.Теоретические основы организации мпс. Базовые схемы арбитража в ммпс.
- •39. Теоретические основы организации мпс. Базовые схемы арбитража в ммпс по логике обработки. Последовательный арбитраж.
- •40.Теоретические основы организации мпс.Базовые схемы арбитража в ммпс по логике обработки.Параллельный адресуемый арбитраж.
- •41. Теоретические основы организации мпс. Базовые схемы арбитража в ммпс по логике обработки. Параллельный независимый арбитраж.
- •42.Ммпс на базе общесистемного интерфейса(оси) "общая шина".
- •43. Тоо мпс. Системный арбитр i8289.
- •44. Теоретические основы организации мпс. Модуль цп ммпс на базе i8086 только с оси.
- •45.Теоретические основы организации мпс. Модуль цп с оси и локальным системным интерфейсом(лси).
- •46. Теоретические основы организации мпс. Модуль цп с оси и локальным интерфейсом ввода-вывода
- •47. Теоретические основы организации мпс. Внешний интерфейс ммпс. Параллельные порты ввода-вывода. Динамический порт вывода.
- •Динамический порт вывода:
- •48) Теоретические основы организации мпс. Внешний интерфейс ммпс. Параллельные порты ввода-вывода. Статический порт вывода.
- •49.Теоретические основы организации мпс.Внешний интерфейс ммпс.Параллельные порты ввода-вывода. Ввод информации.
- •50. Теоретические основы организации мпс. Внешний интерфейс ммпс. Параллельные порты ввода-вывода. Двунаправленный параллельный порт ввода-вывода.
- •51.Теоретические основы организации мпс.Внешний интерфейс ммпс.Параллельные порты ввода-вывода.Увеличение надежности функционирования.
- •52.Теоретические основы организации мпс.Внешний интерфейс ммпс.Параллельные порты с программным управлением.
- •53) Теоретические основы организации мпс. Внешний интерфейс ммпс. Обмен через последовательный интерфейс.
- •54.Теоретические основы организации мпс. Внешний интерфейс ммпс. Структура и назначение выводов бис усапп кр580вв51а (uart).
- •55. Теоретические основы организации мпс. Внешний интерфейс ммпс. Асинхронная передача.
- •56. Теоретические основы организации мпс. Внешний интерфейс ммпс. Прием в асинхронном режиме.
- •57.Средства отладки мпс.
- •58. Механизм граничного сканирования.
- •59.Идея граничного сканирования.
- •60. Структура современных информационно-управляющих систем.
- •61. Устройство управления памятью микропроцессора.
- •62. Архитектура режима реальных адресов и защищенного режима.
- •63. Типы данных микропроцессора.
- •64. Селекторы.
- •65) Дескрипторы сегментов.
- •66.Таблицы дескрипторов.
- •67. Таблица глобальных дескрипторов.
- •6 8.Таблицы локальных дескрипторов
- •69.Сброс и инициализация микропроцессора.
- •70) Программная инициализация режима реальных адресов.
- •71. Программная инициализация защищенного режима.
- •72.Тестирование и отладка. Буфер ассоциативной трансляции.
- •73.Привилегии, уровни, правила, команды.
- •74. Защита.Проверка поля type,проверка границы.
- •75.Защита. Ограничение доступа к данным, ограничение набора команд.
- •76.Защита.Передачи управления
- •77. Защита. Проверка достоверности указателя. Защита страниц и каталогов.Проверка достоверности указателя.
- •78. Конвейеризация.
- •79.Многозадачность.Сегмент состояния задачи.
- •80. Многозадачность. Дескриптор сегмента состояния задачи.
- •81. Многозадачность. Переключения задач.
- •82) Мультиобработка.
- •83. Префикс lock# и сигнал lock.
- •84. Адресация памяти. Диспетчер памяти.
- •85. Прямой доступ к памяти
- •86 Сегментация памяти. Виртуа́льная па́мять
- •90. Семейство flex10k
- •91. Fpga (плис)
33. Теоретические основы организации мпс. Ммпс. Базовые топологии прямых межпроцессорных соединений.
Выбор эффективных способов взаимосвязи микроЭВМ в МПС относится к актуальным проблемам теории построения систем обработки данных. При этом выбираются не связи между микроЭВМ, а между реализуемыми программами. Кроме этого на каждую микроЭВМ в системе с распределенными функциями возлагается управление вводом-выводом и межпроцессорным обменом.
Все возможные способы межпроцессорного обмена в распределенных МПС можно реализовать с помощью следующих основных методов: метод общей шины, метод переключающей матрицы и метод иерархии.
Простейшая топология - это линейный массив, описываемый графом, последовательно соединяющим узлы
Кольцо – каждый процессор должен иметь два интерфейса, обмен информацией осуществляется пакетами, обязательно содержащими адрес отправителя и получателя. Отправитель формирует пакет и передает его через один интерфейс остальные процессоры получают пакет и при несовпадении адреса получателя транслирует его без изменения. Процессор получатель также транслирует пакет, сохранив у себя копию и установив признак «получено» в специальном поле отправленного пакета. Процессор отправитель получает транслированный пакет и анализирует поле «получено», если оно заполнено, то адресат был найден, иначе адресат отсутствует.
Топология типа звезды обладает тем недостатком по сравнению, например, с топологией кольца, что выход из строя центрального узла влечет за собой нарушение работоспособности всей системы.
В мультипроцессорных системах широко используется топология решетки. Топология двухмерных решеток с успехом используется во многих SlMD-архитектурах.
Схема полного соединения
34. Теоретические основы организации мпс.Модули ммпс.Модуль процессора.
Подавляющее большинство ММПС используют магистрально-модульную конструкцию. Большие средства затрачиваются на проектирование ММПС, требующей высокой функциональной гибкости и ремонтопригодности (время простоя минимально).
Основные модули:
- модуль процессора;
- модуль ОЗУ/ПЗУ;
- модуль адаптера;
- модули контроллеров;
- модули переменных общесистемной поддержки.
Модуль процессора:
ABD - address bus driver.
DBD - data bus driver.
SBC - контроллер системного интерфейса, формирует управляющие сигналы шины управления для выполнения текущего цикла CPU.
SBA - арбитр общесистемного интерфейса, обеспечивает упорядоченное использование ОСИ несколькими процессорами.
X1 - разъем для подключения модуля к ОСИ.
Большинство современных CPU изготавливается со встроенными на кристалле средствами отладки. Наибольшее распространение получил метод граничного сканирования под различными версиями стандарта «JTAG». Он используется для подключения внешней инструментальной ЭВМ (например, через USB-JTAG адаптер) и выполнения внутрисхемной отладки CPU с помощью специального инструментального ПО. При наличии достаточного места на площади платы модуль процессора может включать контроллеры несложных внешних интерфейсов, например контроллер RS-232C, контроллер LAN, контроллер USB, контроллеры интерфейсов ПУ.
В промышленных ММПС используется функционирование в реальном времени, что требует отсчетов интервалов времени и слежения за астрономическим временем. Последнее реализуется с помощью RTC - единственного на всю систему. Интервалы времени, отсчитываемые таймерами, как правило, личными для каждого CPU.
Так как система прерываний ММПС образуется совокупностью систем прерываний каждого процессора, то внешняя схема системы прерываний располагается на модуле каждого CPU.