- •13. Общие понятия, определения, классификация микропроцессорных систем.
- •Динамический порт вывода:
- •64. Селекторы.
- •81. Многозадачность. Переключения задач.
- •14) Теоретические основы организации мпс.Архитектура мпс.
- •31) Теоретические основы организации мпс. Общие вопросы проектирования мпс.
- •48) Теоретические основы организации мпс. Внешний интерфейс ммпс. Параллельные порты ввода-вывода. Статический порт вывода.
- •65) Дескрипторы сегментов.
- •82) Мультиобработка.
- •15.Теоретические основы организации мпс.Тактовый генератор кр1810гф84(i8284).
- •32.Теоретические основы организации мпс. Мультимикропроцессорные системы(ммпс).
- •49.Теоретические основы организации мпс.Внешний интерфейс ммпс.Параллельные порты ввода-вывода. Ввод информации.
- •66.Таблицы дескрипторов.
- •83. Префикс lock# и сигнал lock.
- •16. Теоретические основы организации мпс. Процессор i8086 в минимальном режиме.
- •16.(2) Теоретические основы организации мпс. Процессор i8086 в минимальном режиме.
- •67. Таблица глобальных дескрипторов.
- •84. Адресация памяти. Диспетчер памяти.
- •17. Теоретические основы организации мпс.Процессор i8086 в минимальном режиме.Базовые циклы обмена с памятью.Базовые циклы ввода-вывода
- •34. Теоретические основы организации мпс.Модули ммпс.Модуль процессора.
- •51.Теоретические основы организации мпс.Внешний интерфейс ммпс.Параллельные порты ввода-вывода.Увеличение надежности функционирования.
- •5 6.Таблицы локальных дескрипторов
- •85. Прямой доступ к памяти
- •18.Теоретические основы организации мпс.Подключение зу и портов ввода-вывода к i8086в минимальном режиме.
- •35.Теоретические основы организации мпс.Модули ммпс.Модуль озу/пзу. (тут без Теоретические основы организации мпс.Модули ммпс)
- •52.Теоретические основы организации мпс.Внешний интерфейс ммпс.Параллельные порты с программным управлением.
- •69.Сброс и инициализация микропроцессора.
- •86 Сегментация памяти. Виртуа́льная па́мять
- •19) Теоретические основы организации мпс. Подключение 8-разрядных портов ввода-вывода к i8086в минимальном режиме.
- •36) Теоретические основы организации мпс. Модули ммпс. Модуль адаптеров.
- •2)Адаптеры, контроллеры внешних пу
- •3)Внешние пу
- •4)Элементы общесистемной поддержки
- •53) Теоретические основы организации мпс. Внешний интерфейс ммпс. Обмен через последовательный интерфейс.
- •70) Программная инициализация режима реальных адресов.
- •20.Теоретические основы организации мпс. Системный контроллер i8288.
- •37.Теоретические основы организации мпс. Модули ммпс. Модули контроллеров и модули общесистемной поддержки.
- •54.Теоретические основы организации мпс. Внешний интерфейс ммпс. Структура и назначение выводов бис усапп кр580вв51а (uart).
- •71. Программная инициализация защищенного режима.
- •21.Теоретические основы организации мпс. Системный контроллер i8288. Базовые циклы обмена. Схема подключения к i8086.
- •38.Теоретические основы организации мпс. Базовые схемы арбитража в ммпс.
- •55. Теоретические основы организации мпс. Внешний интерфейс ммпс. Асинхронная передача.
- •72.Тестирование и отладка. Буфер ассоциативной трансляции.
- •22.Теоретические основы организации мпс. Организация системы прерываний i8086.
- •39. Теоретические основы организации мпс. Базовые схемы арбитража в ммпс по логике обработки. Последовательный арбитраж.
- •56. Теоретические основы организации мпс. Внешний интерфейс ммпс. Прием в асинхронном режиме.
- •73.Привилегии, уровни, правила, команды.
- •23.Теор. Основы орг. Мпс. Программируемый контр. Прерываний i8259a.
- •40.Теоретические основы организации мпс.Базовые схемы арбитража в ммпс по логике обработки.Параллельный адресуемый арбитраж.
- •57.Средства отладки мпс.
- •74. Защита.Проверка поля type,проверка границы.
- •24. Теоретические основы организации мпс. Схема подключения i8259a в минимальном режиме.
- •58. Механизм граничного сканирования.
- •75.Защита. Ограничение доступа к данным, ограничение набора команд.
- •25.Каскадная схема включения i8259a
- •42.Ммпс на базе общесистемного интерфейса(оси) "общая шина".
- •59.Идея граничного сканирования.
- •76.Защита.Передачи управления
- •26. Тоо мпс. Структура и характеристики однопроцессорных мпс на базе общей шины (ош).
- •43. Тоо мпс. Системный арбитр i8289.
- •60. Структура современных информационно-управляющих систем.
- •77. Защита. Проверка достоверности указателя. Защита страниц и каталогов.Проверка достоверности указателя.
- •27. Теоретические основы организации мпс. Расширение номенклатуры применяемых бис зу.
- •44. Теоретические основы организации мпс. Модуль цп ммпс на базе i8086 только с оси.
- •61. Устройство управления памятью микропроцессора.
- •78. Конвейеризация.
- •28.Теоретические основы организации мпс. Конструкции микропроцессорных систем.
- •16. (2) Теоретические основы организации мпс. Конструкции микропроцессорных систем.
- •45.Теоретические основы организации мпс. Модуль цп с оси и локальным системным интерфейсом(лси).
- •62. Архитектура режима реальных адресов и защищенного режима.
- •79.Многозадачность.Сегмент состояния задачи.
- •63. Типы данных микропроцессора.
- •80. Многозадачность. Дескриптор сегмента состояния задачи.
- •1.Язык описания архитектуры vhdl. Основные сведения
- •2. Ключевые слова языка vhdl.Типы данных vhdl.
- •4. Описание мультиплексора на vhdl.
- •5.Описание структуры и поведения на vhdl.
- •91. Fpga (плис)
- •9. Проектирование логических схем и логических процессов
- •7. Генератор на vhdl. Оператор wait в vhdl.
- •10. Табличное и биномиальное представление булевых функций.
16.(2) Теоретические основы организации мпс. Процессор i8086 в минимальном режиме.
Процессор использует 16-и разрядную шину данных.
Старшая половина шины данных D8…D15
А16…А19 в остальных кроме Т1 тактов выдают расширенный код состояния процессора. А16, А17 показывает какой сегмент регистра участвует в формировании адреса. S5 указывает на флаг прерывания. Для увеличения нагрузочной способности выводов АD0…AD15 используется внешний двунаправленный шинный формирователь. Работа его разрешается выходом (не)DEN, а направление передачи определяется выходом DD/(не)R. Для выполнения данных циклов интерфейса таких как запись/чтение, ввод/вывод используются выходы M/(не)IО. Группа выходов системы прерывания NMI это немаскируемое прерывание. INT вход маскируемого выхода прерывания. Реакция выполняется при флаге IR=0. (не)INTA подтверждение внешнему AD0…AAD15.(не)HOLD код запроса захвата системного интерфейса. (не)HLDA выход подтверждения захвата системного интерфейса.
Диаграмма работы процессора в минимальном режиме
Т1 процессор формирует адрес AD0…AD15, который по спаду на выходе ALE защелкивается на внешнем регистре и удерживается на шине адреса до следующего цикла. Начинается выборка запоминающей ячейки. В Т3 формируется сигнал (не) WR равный LOL. Если к началу Т3 процессор обнаруживает на входе READE низкий уровень, то вместо Т3 формируется такт ожидания NJG без изменения выходных сигналов до момента появления READE равной H после чего выполняется такт Т4 и управляющие сигналы принимают неактивное/пассивное состояние. (рис 1)
Читаемые данные должны быть стабильны на входах D0…D15, когда они защелкиваются во внутреннем регистре процессора.
33. Теоретические основы организации МПС. ММПС. Базовые топологии прямых межпроцессорных соединений.
Выбор эффективных способов взаимосвязи микроЭВМ в МПС относится к актуальным проблемам теории построения систем обработки данных. При этом выбираются не связи между микроЭВМ, а между реализуемыми программами. Кроме этого на каждую микроЭВМ в системе с распределенными функциями возлагается управление вводом-выводом и межпроцессорным обменом.
Все возможные способы межпроцессорного обмена в распределенных МПС можно реализовать с помощью следующих основных методов: метод общей шины, метод переключающей матрицы и метод иерархии.
Простейшая топология - это линейный массив, описываемый графом, последовательно соединяющим узлы
Кольцо – каждый процессор должен иметь два интерфейса, обмен информацией осуществляется пакетами, обязательно содержащими адрес отправителя и получателя. Отправитель формирует пакет и передает его через один интерфейс остальные процессоры получают пакет и при несовпадении адреса получателя транслирует его без изменения. Процессор получатель также транслирует пакет, сохранив у себя копию и установив признак «получено» в специальном поле отправленного пакета. Процессор отправитель получает транслированный пакет и анализирует поле «получено», если оно заполнено, то адресат был найден, иначе адресат отсутствует.
Топология типа звезды обладает тем недостатком по сравнению, например, с топологией кольца, что выход из строя центрального узла влечет за собой нарушение работоспособности всей системы.
В мультипроцессорных системах широко используется топология решетки. Топология двухмерных решеток с успехом используется во многих SlMD-архитектурах.
Схема полного соединения
50. Теоретические основы организации МПС. Внешний интерфейс ММПС. Параллельные порты ввода-вывода. Двунаправленный параллельный порт ввода-вывода.
Данный стандарт обеспечивает высокую скорость двунаправленной связи между РС и внешней периферией, которая может быть в 50-100 раз больше, чем у первых параллельных адаптеров. При этом сохраняется полная обратная совместимость со всеми существующими периферийными устройствами параллельного адаптера и принтерами.
А
дресация.
Параллельный порт имеет три типичных
адреса. В таблице 2 представлены адреса
порта ЗВСh - параллельный порт расположенный
на плате адаптера монохромного дисплея.
Этот адрес исчез на некоторое время,
когда параллельные порты были удалены
с видео карты. Теперь он вновь появился,
как вариант для адаптера, интегрированного
на материнской плате. Конфигурация
адреса может быть изменена в BIOS.
Существуют следующие режимы работы:
1) режим совместимости (Compatibility Mode) - Centronics, или стандартный режим.
2) режим тетрады (Nibble Mode) - 4 бита одновременно использующие линии состояния для чтения данных.
3) режим байта (Byte Mode) - 8 битов, одновременно использующие линии данных. Иногда рассматривается как "двунаправленный" порт.
4) ЕРР - режим (Enhanced Parallel Port) - расширенный параллельный порт. Предназначен преимущественно для работы не с принтерами, а CD-ROM'ами, ленточными накопителями, жесткими дисками, сетевыми адаптерами и т. д.
5) ЕСР-режим (Extended Capabilities Mode) - порт с расширенными способностями, прежде всего для нового поколения принтеров и сканеров.
