15.Теоретические основы организации мпс.Тактовый генератор кр1810гф84(i8284).

Тактовый генератор КР1810Г84 (рис 3). Назначение: для генерации синхросигналов, адаптеров, контроллеров, общесистемного запроса и управление готовностью INTEL 80-86. Контакты Х1, Х2 для подключения кварцевого резонатора ZQ, для подключения внешнего NC контура, обеспечивающего работу генератора на гармониках ZQ, F/(не)C при уровне НAI в качестве опорных используются критерии уровней импульсов поступающих на вход. При уровне LOL в качестве базовой частоты используются импульсы ZQ.

RES – вход сброса, обеспечивающий формирование нормированного сигнала на выходе RSТ (OSC – частота ZQ. CLK – выход синхронизации процессоров присутствуют импульсы с частотой f_CLK=f_ZQ/3, f_PCLK=f_CLK/2.

В микросхеме КР1810ГФ84 имеется три частотных выхода: OSC—мультивибратор, CLK - тактовый сигнал МОП н PCLK - периферийный тактовый сигнал ТТЛ.

Выход OSCможет подключаться к другим генераторам КР1810ГФ84 в качестве источника внешней частоты. Сигнал OSCиспользуется также для тактирования схемы управления динамическим ОЗУ. Сигнал OSCинвертирован по отношению к сигналу мультивибратора, управляющему тактовым сигналом CLK. Скважность импульса OSCравна 2.

Тактовын сигнал CLKобразуется путем деления на три частоты мультивибратора или EFIСкважность импульса CLKравна 3, амплитуда около 4,5 В (при Ucc = 5,0 В), длительность фронта (среза) менее 10 не. Перечисленные параметры тактового сигнала необходимы для эффективного управления микропроцессором, другими МОП- и ТТЛ- устройствами, непосредственно соединенными с местной процессорной шиной.

Периферийный тактовый сигнал PCLKобразуется путем деления на 2 частоты сигнала CLK. Он предназначен для тактирования различных периферийных устройств, работающих на уровнях сигнала ТТЛ. Скважность импульса PCL кратна 2.

32.Теоретические основы организации мпс. Мультимикропроцессорные системы(ммпс).

ММПС характеризуется логической и физической структурой. Логическая отражает принципы взаимоподчиненности между процессорами, а физическая отражает электрические коммуникационные связи между процессорами.

Крайними случаями логической структур является отношение:

1, Ведущий/ведомый, при котором образуется вертикальная взаимоподчиненность, например, в виде пирамиды. Связанные процессоры соседних уровней образуют пару ведущий/ведомый. Прямое взаимодействие процессоров на одном уровне исключено. Ведущий процессор требует выполнение действий ведомым и может для этого снабжать его информацией и ожидать его результатов. Система симметричная относительно П1 образует логическую структуру баттерфляй

2, Ведущий/ведущий – это горизонтальная логическая структура (макренное кольцо) использует простой режим разделения времени, когда каждому процессору по очереди выделяется интервал времени для взаимодействия с любым другим процессором. Отличительной особенность вертикальных отношений является их четкость и структурированность, это обеспечивает распределение вычислительной нагрузки, как правило, статическое распределение. При горизонтальных отношениях распределение вычислительной нагрузки оказывается сложным, но компенсируется высокой живучестью, отказавший процессор может просто исключаться из очереди, а его функции перераспределяются между оставшимися. Различают ММПС с прямыми и косвенными физическими связями. В первом случае в ММПС присутствую прямые межпроцессорные связи (каналы), во втором межпроцессорное взаимодействие осуществляется через дополнительные элементы, как правило, память.