- •13. Общие понятия, определения, классификация микропроцессорных систем.
- •Динамический порт вывода:
- •64. Селекторы.
- •81. Многозадачность. Переключения задач.
- •14) Теоретические основы организации мпс.Архитектура мпс.
- •31) Теоретические основы организации мпс. Общие вопросы проектирования мпс.
- •48) Теоретические основы организации мпс. Внешний интерфейс ммпс. Параллельные порты ввода-вывода. Статический порт вывода.
- •65) Дескрипторы сегментов.
- •82) Мультиобработка.
- •15.Теоретические основы организации мпс.Тактовый генератор кр1810гф84(i8284).
- •32.Теоретические основы организации мпс. Мультимикропроцессорные системы(ммпс).
- •49.Теоретические основы организации мпс.Внешний интерфейс ммпс.Параллельные порты ввода-вывода. Ввод информации.
- •66.Таблицы дескрипторов.
- •83. Префикс lock# и сигнал lock.
- •16. Теоретические основы организации мпс. Процессор i8086 в минимальном режиме.
- •16.(2) Теоретические основы организации мпс. Процессор i8086 в минимальном режиме.
- •67. Таблица глобальных дескрипторов.
- •84. Адресация памяти. Диспетчер памяти.
- •17. Теоретические основы организации мпс.Процессор i8086 в минимальном режиме.Базовые циклы обмена с памятью.Базовые циклы ввода-вывода
- •34. Теоретические основы организации мпс.Модули ммпс.Модуль процессора.
- •51.Теоретические основы организации мпс.Внешний интерфейс ммпс.Параллельные порты ввода-вывода.Увеличение надежности функционирования.
- •5 6.Таблицы локальных дескрипторов
- •85. Прямой доступ к памяти
- •18.Теоретические основы организации мпс.Подключение зу и портов ввода-вывода к i8086в минимальном режиме.
- •35.Теоретические основы организации мпс.Модули ммпс.Модуль озу/пзу. (тут без Теоретические основы организации мпс.Модули ммпс)
- •52.Теоретические основы организации мпс.Внешний интерфейс ммпс.Параллельные порты с программным управлением.
- •69.Сброс и инициализация микропроцессора.
- •86 Сегментация памяти. Виртуа́льная па́мять
- •19) Теоретические основы организации мпс. Подключение 8-разрядных портов ввода-вывода к i8086в минимальном режиме.
- •36) Теоретические основы организации мпс. Модули ммпс. Модуль адаптеров.
- •2)Адаптеры, контроллеры внешних пу
- •3)Внешние пу
- •4)Элементы общесистемной поддержки
- •53) Теоретические основы организации мпс. Внешний интерфейс ммпс. Обмен через последовательный интерфейс.
- •70) Программная инициализация режима реальных адресов.
- •20.Теоретические основы организации мпс. Системный контроллер i8288.
- •37.Теоретические основы организации мпс. Модули ммпс. Модули контроллеров и модули общесистемной поддержки.
- •54.Теоретические основы организации мпс. Внешний интерфейс ммпс. Структура и назначение выводов бис усапп кр580вв51а (uart).
- •71. Программная инициализация защищенного режима.
- •21.Теоретические основы организации мпс. Системный контроллер i8288. Базовые циклы обмена. Схема подключения к i8086.
- •38.Теоретические основы организации мпс. Базовые схемы арбитража в ммпс.
- •55. Теоретические основы организации мпс. Внешний интерфейс ммпс. Асинхронная передача.
- •72.Тестирование и отладка. Буфер ассоциативной трансляции.
- •22.Теоретические основы организации мпс. Организация системы прерываний i8086.
- •39. Теоретические основы организации мпс. Базовые схемы арбитража в ммпс по логике обработки. Последовательный арбитраж.
- •56. Теоретические основы организации мпс. Внешний интерфейс ммпс. Прием в асинхронном режиме.
- •73.Привилегии, уровни, правила, команды.
- •23.Теор. Основы орг. Мпс. Программируемый контр. Прерываний i8259a.
- •40.Теоретические основы организации мпс.Базовые схемы арбитража в ммпс по логике обработки.Параллельный адресуемый арбитраж.
- •57.Средства отладки мпс.
- •74. Защита.Проверка поля type,проверка границы.
- •24. Теоретические основы организации мпс. Схема подключения i8259a в минимальном режиме.
- •58. Механизм граничного сканирования.
- •75.Защита. Ограничение доступа к данным, ограничение набора команд.
- •25.Каскадная схема включения i8259a
- •42.Ммпс на базе общесистемного интерфейса(оси) "общая шина".
- •59.Идея граничного сканирования.
- •76.Защита.Передачи управления
- •26. Тоо мпс. Структура и характеристики однопроцессорных мпс на базе общей шины (ош).
- •43. Тоо мпс. Системный арбитр i8289.
- •60. Структура современных информационно-управляющих систем.
- •77. Защита. Проверка достоверности указателя. Защита страниц и каталогов.Проверка достоверности указателя.
- •27. Теоретические основы организации мпс. Расширение номенклатуры применяемых бис зу.
- •44. Теоретические основы организации мпс. Модуль цп ммпс на базе i8086 только с оси.
- •61. Устройство управления памятью микропроцессора.
- •78. Конвейеризация.
- •28.Теоретические основы организации мпс. Конструкции микропроцессорных систем.
- •16. (2) Теоретические основы организации мпс. Конструкции микропроцессорных систем.
- •45.Теоретические основы организации мпс. Модуль цп с оси и локальным системным интерфейсом(лси).
- •62. Архитектура режима реальных адресов и защищенного режима.
- •79.Многозадачность.Сегмент состояния задачи.
- •63. Типы данных микропроцессора.
- •80. Многозадачность. Дескриптор сегмента состояния задачи.
- •1.Язык описания архитектуры vhdl. Основные сведения
- •2. Ключевые слова языка vhdl.Типы данных vhdl.
- •4. Описание мультиплексора на vhdl.
- •5.Описание структуры и поведения на vhdl.
- •91. Fpga (плис)
- •9. Проектирование логических схем и логических процессов
- •7. Генератор на vhdl. Оператор wait в vhdl.
- •10. Табличное и биномиальное представление булевых функций.
48) Теоретические основы организации мпс. Внешний интерфейс ммпс. Параллельные порты ввода-вывода. Статический порт вывода.
Параллельный порт — тип интерфейса, разработанный для компьютеров для подключения различных периферийных устройств. В вычислительной технике параллельный порт является физической реализацией принципа параллельного соединения.
65) Дескрипторы сегментов.
Структура дескриптора:
Адрес сегмента - также называется базовым адресом, - 32-разрядный адрес области памяти, с которой начинается сегмент. Предел сегмента - предельное значение смещения в сегменте; также можно рассматривать предел как размер сегмента минус один элемент размера - байт или страницу.
Бит A (Acessed) - бит доступа в сегмент. Этот бит показывает, был ли произведен доступ к сегменту, описываемому этим дескриптором, или нет. Если процессор обращался к сегменту для чтения или записи данных или для выполнения кода, размещённых в нём, то бит A будет установлен (равен 1), иначе - сброшен (0).
С помощью бита A операционная система может определить, использовался ли за последнее время этот сегмент или нет и предпринять какие-либо действия.
Бит A процессором только устанавливается, сбрасывать его должна операционная система.
Тип сегмента - трёхбитовое поле, определяющее тип сегмента. Каждый бит типа сегмента имеет следующие значения:
старший бит (3-й бит в байте прав доступа): если 0, то это сегмент данных, если 1 - то кода
средний бит (2-й бит) - W (write-enable) бит разрешения записи: если 0, то запись запрещена, 1 - разрешена
младший бит (1-й бит) - E (expansion-direction) направление расширения сегмента: если 0, то вверх (в сторону старших адресов) - как обычно, если 1, то вниз (в сторону младших адресов) - как в стеке.
Бит S (System) - определяет системный объект. Если этот бит установлен, то дескриптор определяет сегмент кода или данных, а если сброшен, то системный объект.
Бит P (Present) - Присутствие сегмента в памяти. Если этот бит установлен, то сегмент есть в памяти, если сброшен, то его нет. Этот бит применяется при реализации механизма виртуальной памяти - если программе понадобится память, то она сохранит содержимое какого-либо сегмента на диск и сбросит бит P.
82) Мультиобработка.
Мультиобработка - это параллельное выполнение нескольких программ или программных сегментов так, что процессор в каждый момент выполняет одну программу с помощью общих ресурсов, таких как память и устройства ввода-вывода. Компоненты обычной мультиобрабатывающей системы МП включают сигнал LOCK#, командный префикс LOCK, программно управляющий сигналом
LOCK#, и автоматическую установку сигналов процессором при неявных обновлениях памяти.
Командный префикс LOCK и его выходной сигнал LOCK# используются для предотвращения прерывания операции перемещения данных со стороны других системных элементов.
Когда МП инициирует активность на шине данных самостоятельно и хочет, чтобы она правильно завершилась, он выдает сигнал LOCK #. Обычно это происходит в следующих случаях.
Исполнение команд XCHG. Процессор всегда выдает сигнал LOCK# вовремя исполнения команды XCHG, даже если префикс LOCK не используется.
Загрузка дескрипторов. Когда МП копирует содержимое таблицы дескриптора в один из регистров сегмента, он выдает сигнал LOCK # с тем, чтобы дескриптор не модифицировался во время его загрузки.
Подтверждение прерывания. После запроса прерывания контроллер прерывания посылает в МП по шине данных идентификатор источника прерывания. Процессор выдает в это время сигнал LOCK# для того, чтобы отключить от этой шины другие источники данных.
Установка бита занятости дескриптора TSS. Процессор проверяет и затем устанавливает бит занятости в поле типа дескриптора TSS. Для того чтобы предотвратить от переключения на одну и ту же задачу двух различных процессоров, МП выдает сигнал LOCK# во время проверки и установки этого бита.
Обновление бита обращения А и бита мусора D таблицы страниц. Процессор выдает сигнал LOCK# при обновлении битов А и D входов в таблицу страниц. Заметим, что МП обходит кэш-память таблицы страниц и обновляет эти биты непосредственно в основной памяти.
