16. (2) Теоретические основы организации мпс. Конструкции микропроцессорных систем.
Во втором случае (см. рис. 2.4) переключающая коммутирующая матрица соединяет любую микроЭВМ системы с любым ЗУ и периферийным устройством с помощью специальной программы коммутации.
Рис. 2.4. Метод коммутирующей матрицы
В иерархической структуре (см. рис.2.5) управляющая микроЭВМ (УµЭВМ) организует опрос микроЭВМ (µЭВМ) нижних уровней и выдачу им команд данных.
Рис. 2.5. Метод иерархии
Обмен данными между микроЭВМ системы может быть регулярным и нерегулярным.
45.Теоретические основы организации мпс. Модуль цп с оси и локальным системным интерфейсом(лси).
В любом цикле при обращении к запоминающей ячейки или к парту в такте Т1 адрес безусловно защелкивается либо в локальном регистре, либо в системном. Текущий адрес попадает на входы адресного дешифратора, в результате дешифрации на выходе адресного дешифратотора формируется 0, если текущий адрес принадлежит локальному порту или запоминающей ячейки. 1 – если текущий адрес принадлежит общесистемному элементу. При попадании в локальный диапазон получаем (не)CEN на локальном контроллере 8288, что разрешает контроллеру локального системного интерфейса формировать управляющие сигналы в цепи шины управления ЛСИ. Шинный формирователь локальный ориентируется в нужном направлении и открывается. Управляющие сигналы вместе с адресными активизируют нужный элемент, подключенный к ЛСИ и устанавливается связь Intel 8086 элемент ЛСИ. Если адресуемый элемент формирует сигнал готовности, то через цепь RDI2 шины управления ЛСИ поступает на одноименный вход Intel 8284, а на его вход AEN 2 поступает сигнал с выхода адресного дешифратора. Если в результате анализа текущего адреса определяется обращение в общесистемному элементу на выходе адресного дешифратора устанавливается 1 локальный контроллер Intel 8288 удерживает выходы управляющих сигналов во включенном состоянии. Управляющий сигнал локального контроллера отключается локальный шинный формирователь. Низкий уровень после инвертора активизирует арбитр 8289, который вступает в борьбу за захват ОСИ. Захватив ОСИ арбитр открывает системный регистр и разрешает системному контроллеру формировать управляющий сигнал. Контроллер открывает системный шинный формирователь и передает управляющие сигналы в шину управления ОСИ. Intel8086 взаимодействует с адресуемым элементом. Выполняется готовность медленных элементов.
62. Архитектура режима реальных адресов и защищенного режима.
Реальный режим используется преимущественно с целью установки процессора для работы в защищенном режиме, а также с целью выполнения программ МП предыдущих поколений. Защищенный режим обеспечивает возможности разбиения на страницы, управления памятью и механизма привилегий МП 80386. Эти конструктивные свойства дают совместимость на уровне объектного кода с более ранними МП фирмы Intel
Реальный режим. При подаче сигнала сброса или при включении питания устанавливается реальный режим, по желанию программиста, с 32-разрядным расширением.
Для формирования логического адреса в реальном режиме используются два компонента. Для определения линейного базового адреса сегмента используется 16-разрядный селектор. Полученный базовый адрес используется как 32-разрядный физический адрес. Различие двух режимов состоит в способе вычисления базового адреса.
Перемещаемость программ или данных заключается в том, что они могут быть размещены в разные моменты времени в различных областях памяти, не требуя от системы или прикладных программ своей модификации. Формируется линейный адрес, который совпадает с физическим адресом, поскольку в реальном режиме разбиение на страницы не используется.
Прерывания и исключения нарушают нормальный порядок работы системы или программы. В реальном режиме таблица дескрипторов прерываний представляет собой таблицу векторов реальных прерываний МП 8086 и занимает пространство от нулевого реального адреса до реального адреса 1024 (4 байт на вектор прерывания с 256 возможными входами).
Единственным способом выхода из реального режима является явное переключение в защищенный режим. В защищенный режим МП 80386 входит при установке бита включения защиты (РЕ) в нулевом регистре управления (CR0) с помощью команды пересылки (MOV to CR0). Процессор повторно входит в реальный режим в том случае, если программа командой пересылки сбрасывает бит РЕ регистра CR0.
Защищенный режим. Программы могут исполнять переключение между процессами с целью входа в задачи, предназначенные для режима виртуального МП 8086.
Подобно реальному режиму, в защищенном режиме используется 16-разрядный селектор для указания в определенной операционной системной таблице индекса, который содержит 32-разрядный базовый адрес сегмента. Физический адрес формируется путем добавления базового адреса, полученного из этой таблицы, к относительному адресу.