- •13. Общие понятия, определения, классификация микропроцессорных систем.
- •Динамический порт вывода:
- •64. Селекторы.
- •81. Многозадачность. Переключения задач.
- •14) Теоретические основы организации мпс.Архитектура мпс.
- •31) Теоретические основы организации мпс. Общие вопросы проектирования мпс.
- •48) Теоретические основы организации мпс. Внешний интерфейс ммпс. Параллельные порты ввода-вывода. Статический порт вывода.
- •65) Дескрипторы сегментов.
- •82) Мультиобработка.
- •15.Теоретические основы организации мпс.Тактовый генератор кр1810гф84(i8284).
- •32.Теоретические основы организации мпс. Мультимикропроцессорные системы(ммпс).
- •49.Теоретические основы организации мпс.Внешний интерфейс ммпс.Параллельные порты ввода-вывода. Ввод информации.
- •66.Таблицы дескрипторов.
- •83. Префикс lock# и сигнал lock.
- •16. Теоретические основы организации мпс. Процессор i8086 в минимальном режиме.
- •16.(2) Теоретические основы организации мпс. Процессор i8086 в минимальном режиме.
- •67. Таблица глобальных дескрипторов.
- •84. Адресация памяти. Диспетчер памяти.
- •17. Теоретические основы организации мпс.Процессор i8086 в минимальном режиме.Базовые циклы обмена с памятью.Базовые циклы ввода-вывода
- •34. Теоретические основы организации мпс.Модули ммпс.Модуль процессора.
- •51.Теоретические основы организации мпс.Внешний интерфейс ммпс.Параллельные порты ввода-вывода.Увеличение надежности функционирования.
- •5 6.Таблицы локальных дескрипторов
- •85. Прямой доступ к памяти
- •18.Теоретические основы организации мпс.Подключение зу и портов ввода-вывода к i8086в минимальном режиме.
- •35.Теоретические основы организации мпс.Модули ммпс.Модуль озу/пзу. (тут без Теоретические основы организации мпс.Модули ммпс)
- •52.Теоретические основы организации мпс.Внешний интерфейс ммпс.Параллельные порты с программным управлением.
- •69.Сброс и инициализация микропроцессора.
- •86 Сегментация памяти. Виртуа́льная па́мять
- •19) Теоретические основы организации мпс. Подключение 8-разрядных портов ввода-вывода к i8086в минимальном режиме.
- •36) Теоретические основы организации мпс. Модули ммпс. Модуль адаптеров.
- •2)Адаптеры, контроллеры внешних пу
- •3)Внешние пу
- •4)Элементы общесистемной поддержки
- •53) Теоретические основы организации мпс. Внешний интерфейс ммпс. Обмен через последовательный интерфейс.
- •70) Программная инициализация режима реальных адресов.
- •20.Теоретические основы организации мпс. Системный контроллер i8288.
- •37.Теоретические основы организации мпс. Модули ммпс. Модули контроллеров и модули общесистемной поддержки.
- •54.Теоретические основы организации мпс. Внешний интерфейс ммпс. Структура и назначение выводов бис усапп кр580вв51а (uart).
- •71. Программная инициализация защищенного режима.
- •21.Теоретические основы организации мпс. Системный контроллер i8288. Базовые циклы обмена. Схема подключения к i8086.
- •38.Теоретические основы организации мпс. Базовые схемы арбитража в ммпс.
- •55. Теоретические основы организации мпс. Внешний интерфейс ммпс. Асинхронная передача.
- •72.Тестирование и отладка. Буфер ассоциативной трансляции.
- •22.Теоретические основы организации мпс. Организация системы прерываний i8086.
- •39. Теоретические основы организации мпс. Базовые схемы арбитража в ммпс по логике обработки. Последовательный арбитраж.
- •56. Теоретические основы организации мпс. Внешний интерфейс ммпс. Прием в асинхронном режиме.
- •73.Привилегии, уровни, правила, команды.
- •23.Теор. Основы орг. Мпс. Программируемый контр. Прерываний i8259a.
- •40.Теоретические основы организации мпс.Базовые схемы арбитража в ммпс по логике обработки.Параллельный адресуемый арбитраж.
- •57.Средства отладки мпс.
- •74. Защита.Проверка поля type,проверка границы.
- •24. Теоретические основы организации мпс. Схема подключения i8259a в минимальном режиме.
- •58. Механизм граничного сканирования.
- •75.Защита. Ограничение доступа к данным, ограничение набора команд.
- •25.Каскадная схема включения i8259a
- •42.Ммпс на базе общесистемного интерфейса(оси) "общая шина".
- •59.Идея граничного сканирования.
- •76.Защита.Передачи управления
- •26. Тоо мпс. Структура и характеристики однопроцессорных мпс на базе общей шины (ош).
- •43. Тоо мпс. Системный арбитр i8289.
- •60. Структура современных информационно-управляющих систем.
- •77. Защита. Проверка достоверности указателя. Защита страниц и каталогов.Проверка достоверности указателя.
- •27. Теоретические основы организации мпс. Расширение номенклатуры применяемых бис зу.
- •44. Теоретические основы организации мпс. Модуль цп ммпс на базе i8086 только с оси.
- •61. Устройство управления памятью микропроцессора.
- •78. Конвейеризация.
- •28.Теоретические основы организации мпс. Конструкции микропроцессорных систем.
- •16. (2) Теоретические основы организации мпс. Конструкции микропроцессорных систем.
- •45.Теоретические основы организации мпс. Модуль цп с оси и локальным системным интерфейсом(лси).
- •62. Архитектура режима реальных адресов и защищенного режима.
- •79.Многозадачность.Сегмент состояния задачи.
- •63. Типы данных микропроцессора.
- •80. Многозадачность. Дескриптор сегмента состояния задачи.
- •1.Язык описания архитектуры vhdl. Основные сведения
- •2. Ключевые слова языка vhdl.Типы данных vhdl.
- •4. Описание мультиплексора на vhdl.
- •5.Описание структуры и поведения на vhdl.
- •91. Fpga (плис)
- •9. Проектирование логических схем и логических процессов
- •7. Генератор на vhdl. Оператор wait в vhdl.
- •10. Табличное и биномиальное представление булевых функций.
26. Тоо мпс. Структура и характеристики однопроцессорных мпс на базе общей шины (ош).
Межмодульные
связи и обмен информацией между модулями
осуществляются посредством шин
(магистралей), к которым имеют доступ
все основные модули системы. В МПС в
каждый данный момент времени возможен
обмен информацией только между двумя
модулями системы.
Ситуация,
при которой три или более модуля требуют
одновременного доступа к одной магистрали,
является недопустимой, так как она
приводит к появлению конфликта. Поэтому
обмен информацией в магистрально-модульных
системах производится, как правило,
путем разделения (арбитража) во времени
управления модулями системы
магистралей.
Особенностью
магистрально-модульного принципа
построения МПС является необходимость
информационно - логической совместимости
модулей. Он реализуется путем использования
единых способов представления информации,
алгоритмов управления обменом, форматов
команд управления обменом и способов
синхронизации, то есть выполнения
определенных электрических и конструктивных
требований при построении интерфейсов.
Наибольшее применение получила
трех-шинная структура, содержащая шину
адреса, шину данных и шину управления.
Ведущее устройство выставляет запрос на обмен, т. е. фактически запрос на захват ОШ. Получив ОШ в свое распоряжение, ведущее устройство выставляет адрес ведомого устройства и управляет обменом информации с ним по ОШ, посылая необходимую адресную и управляющую информацию. Например, при обмене с ОП – адрес ячейки ОП и сигнал чт./зап. Такую структуру имеют обычно мини – и микро-ЭВМ.
Достоинства: простота структуры и обмена информации по ОШ. Это обеспечило широкое использование такой структуры в ранних мини-ЭВМ и персональных компьютерах, а также в контроллерах – небольших МПС, предназначенных для управления производственными и бытовыми устройствами и приборами. Недостатки: при большом количестве устройств ПУ, ОШ становится «узким» местом в системе ввиду ее ограниченной пропускной способности. Активные устройства при большой загрузке ОШ часто обнаруживают ОШ занятой и вынуждены ждать ее освобождения. Ожидание в очереди на обмен ограничивает производительность.
43. Тоо мпс. Системный арбитр i8289.
Предназначен для построения ММПС с конфигурациями ОСИ с локальными ММПУ, максимально количество процессоров 8, реализуемые схемы арбитража последовательны, параллельны, независимые.
Назначение выводов:
CLK - вход для подключения системного генератора.
BCLK – на этот вход подаются импульсы с генератора шины. Входы BCLK всех арбитров объединяются между собой. Вход служит для синхронизации работы всех арбитров в системе.
(не)LOCK – запрещение/освобождение арбитража.
ANYRQS - разрешение арбитру освобождать шину по любому запросу от другого процессора
S0, S1, S2 – коды цикла от процессора. По этим сигналам арбитр определяет, нуждается ли МП в шине или нет.
(не)CBRQLCK – блокировать вход CBRQ. Этот сигнал запрещает арбитру отдавать шину по запросам с более низким приоритетом.
AEN – активный сигнал на этом выходе означает, что арбитр обеспечил «своему» МП доступ к системной шине.
INIT - инициализация (сброс). Этот сигнал заводится на все арбитры системы, и после его поступления арбитры перейдут в начальное состояние и шина будет свободна.
RESB – вход выбора режима работы с резидентной шиной.
IOB – определяет наличие выделенного интерфейса ввода/вывода.
BPRN – вход разрешения приоритетного доступа к системной шине BPRO – выход приоритетного разрешения доступа к шине, используется в схемах последовательного арбитража, в которых выход (не)BPRO соединён со входом (не)BPRN арбитра с более низким приоритетом.
(не)BREQ - запрос захвата шины. Используется в схемах параллельного и циклического разрешения приоритета для запроса управления шиной.
(не)BUSY – вх/вых, признак занятости шины. (не)BUSY = 0 – выдается арбитром получившим управление, и служит для указания другим, что шина занята.
(не)CBRQ – вх/вых общего запроса шины. (не)CBRQ = 0 – таких арбитров, что исключает процедуру захвата шины. (не)CBRQ = 1 – выдается арбитром, который не управляет щиной, но хочет получить доступ к управлению.
Арбитр шин в многопроцессорной системе может обслуживать 1-2 центральных микропроцессоров. При организации многопроцессорных систем нужно разрабатывать схему приоритетного арбитража. При организации схем приоритетного выбора арбитража используется 3 метода: параллельный; последовательный и циклический арбитраж.
