40.Теоретические основы организации мпс.Базовые схемы арбитража в ммпс по логике обработки.Параллельный адресуемый арбитраж.

П ри параллельном разр. приоритета используется индивидуальная линия запроса шины (BREQ) для каждого арбитра (рис. 16.18). Каждая линия BREQ входит в приоритетное кодирующее устройство, которое формирует двоичный адрес линии BREQ с самым высоким приоритетом. Двоичный адрес линии декодируется для выбора соответствующей линии BPRN (линия приоритетного разрешения доступа к шине), и арбитр шины, связанный с выбранной линией BPRN, получает приоритет над всеми другими арбитрами. Приоритет позволяет арбитру захватить шину для своего процессора, как только она освободится Освобождение шины арбитром, потерявшим приоритет, осуществляется после завершения текущей операции шины. В это время арбитр узнает, что он больше не обладает приоритетом, и освобождает шину, отпуская сигнал занятости шины (BUSY). Линия BUSY является общей для всех арбитров, и, после того как арбитр отпустит сигнал BUSY (выведет линию BUSY на высокий уровень), арбитр, который в данный момент получил наивысший приоритет, захватит шину и, в свою очередь, выведет линию BUSY на низкий уровень, предупредив другие арбитры, что шина занята.

Все операции, связанные с захватом шины, синхронизируются тактовым сигналом BCLK

57.Средства отладки мпс.

Для разработки и отладки аппаратуры проектируемых МПС требуются приборы, умеющие: выполнять функции аналогового прибора, т. е. измерять напряжение и ток, воспроизводить форму сигнала, подавать импульсы определенной формы и т.д.

д.; подавать последовательность сигналов одновременно на несколько входов в соответствии с заданной временной диаграммой или заданным алгоритмом функционирования; собирать значения сигналов многих линий в течение одного и того же промежутка времени, который определяется задаваемыми (программируемыми) событиями – комбинацией или последовательностью сигналов на линиях; обрабатывать и представлять собранную информацию либо в виде временной диаграммы, либо в виде таблицы логических состояний, либо на языке высокого уровня.

Для автономной отладки широко используются осциллографы, вольтметры, амперметры, частотомеры, генераторы импульсов и кодов, позволяющие отлаживать аппаратуру на схемном уровне.

Д ля проведения комплексной отладки МПС используют логические анализаторы, оценочные и отладочные комплексы, комплексы диагностирования и развития. Логические анализаторы – контрольно-измерительные приборы, предназначенные для сбора данных о поведении дискретных систем, для обработки этих данных и представления их оператору на различных уровнях абстракции. Логические анализаторы (ЛА) характеризуются числом каналов, емкостью памяти на канал, частотой записи, способами синхронизации и запуска, формами представления данных. ЛА включает в себя компаратор уровней входных сигналов (КУ), запоминающее устройство (ЗУ), логический компаратор (ЛК), генераторы задержки (Г3) и синхросигналов (ГСС), переключатель режима (ПР), устройства запуска (У3) и управления визуальным выводом (УУВВ),дисплей (Д). На входные каналы ЛА поступают сигналы с отлаживаемой и диагностируемой аппаратуры. Сформированный компараторами уровней набор значений сигналов подается на входы ЗУ и ЛК. ЗУ функционирует подобно группе сдвиговых регистров.