- •13. Общие понятия, определения, классификация микропроцессорных систем.
- •Динамический порт вывода:
- •64. Селекторы.
- •81. Многозадачность. Переключения задач.
- •14) Теоретические основы организации мпс.Архитектура мпс.
- •31) Теоретические основы организации мпс. Общие вопросы проектирования мпс.
- •48) Теоретические основы организации мпс. Внешний интерфейс ммпс. Параллельные порты ввода-вывода. Статический порт вывода.
- •65) Дескрипторы сегментов.
- •82) Мультиобработка.
- •15.Теоретические основы организации мпс.Тактовый генератор кр1810гф84(i8284).
- •32.Теоретические основы организации мпс. Мультимикропроцессорные системы(ммпс).
- •49.Теоретические основы организации мпс.Внешний интерфейс ммпс.Параллельные порты ввода-вывода. Ввод информации.
- •66.Таблицы дескрипторов.
- •83. Префикс lock# и сигнал lock.
- •16. Теоретические основы организации мпс. Процессор i8086 в минимальном режиме.
- •16.(2) Теоретические основы организации мпс. Процессор i8086 в минимальном режиме.
- •67. Таблица глобальных дескрипторов.
- •84. Адресация памяти. Диспетчер памяти.
- •17. Теоретические основы организации мпс.Процессор i8086 в минимальном режиме.Базовые циклы обмена с памятью.Базовые циклы ввода-вывода
- •34. Теоретические основы организации мпс.Модули ммпс.Модуль процессора.
- •51.Теоретические основы организации мпс.Внешний интерфейс ммпс.Параллельные порты ввода-вывода.Увеличение надежности функционирования.
- •5 6.Таблицы локальных дескрипторов
- •85. Прямой доступ к памяти
- •18.Теоретические основы организации мпс.Подключение зу и портов ввода-вывода к i8086в минимальном режиме.
- •35.Теоретические основы организации мпс.Модули ммпс.Модуль озу/пзу. (тут без Теоретические основы организации мпс.Модули ммпс)
- •52.Теоретические основы организации мпс.Внешний интерфейс ммпс.Параллельные порты с программным управлением.
- •69.Сброс и инициализация микропроцессора.
- •86 Сегментация памяти. Виртуа́льная па́мять
- •19) Теоретические основы организации мпс. Подключение 8-разрядных портов ввода-вывода к i8086в минимальном режиме.
- •36) Теоретические основы организации мпс. Модули ммпс. Модуль адаптеров.
- •2)Адаптеры, контроллеры внешних пу
- •3)Внешние пу
- •4)Элементы общесистемной поддержки
- •53) Теоретические основы организации мпс. Внешний интерфейс ммпс. Обмен через последовательный интерфейс.
- •70) Программная инициализация режима реальных адресов.
- •20.Теоретические основы организации мпс. Системный контроллер i8288.
- •37.Теоретические основы организации мпс. Модули ммпс. Модули контроллеров и модули общесистемной поддержки.
- •54.Теоретические основы организации мпс. Внешний интерфейс ммпс. Структура и назначение выводов бис усапп кр580вв51а (uart).
- •71. Программная инициализация защищенного режима.
- •21.Теоретические основы организации мпс. Системный контроллер i8288. Базовые циклы обмена. Схема подключения к i8086.
- •38.Теоретические основы организации мпс. Базовые схемы арбитража в ммпс.
- •55. Теоретические основы организации мпс. Внешний интерфейс ммпс. Асинхронная передача.
- •72.Тестирование и отладка. Буфер ассоциативной трансляции.
- •22.Теоретические основы организации мпс. Организация системы прерываний i8086.
- •39. Теоретические основы организации мпс. Базовые схемы арбитража в ммпс по логике обработки. Последовательный арбитраж.
- •56. Теоретические основы организации мпс. Внешний интерфейс ммпс. Прием в асинхронном режиме.
- •73.Привилегии, уровни, правила, команды.
- •23.Теор. Основы орг. Мпс. Программируемый контр. Прерываний i8259a.
- •40.Теоретические основы организации мпс.Базовые схемы арбитража в ммпс по логике обработки.Параллельный адресуемый арбитраж.
- •57.Средства отладки мпс.
- •74. Защита.Проверка поля type,проверка границы.
- •24. Теоретические основы организации мпс. Схема подключения i8259a в минимальном режиме.
- •58. Механизм граничного сканирования.
- •75.Защита. Ограничение доступа к данным, ограничение набора команд.
- •25.Каскадная схема включения i8259a
- •42.Ммпс на базе общесистемного интерфейса(оси) "общая шина".
- •59.Идея граничного сканирования.
- •76.Защита.Передачи управления
- •26. Тоо мпс. Структура и характеристики однопроцессорных мпс на базе общей шины (ош).
- •43. Тоо мпс. Системный арбитр i8289.
- •60. Структура современных информационно-управляющих систем.
- •77. Защита. Проверка достоверности указателя. Защита страниц и каталогов.Проверка достоверности указателя.
- •27. Теоретические основы организации мпс. Расширение номенклатуры применяемых бис зу.
- •44. Теоретические основы организации мпс. Модуль цп ммпс на базе i8086 только с оси.
- •61. Устройство управления памятью микропроцессора.
- •78. Конвейеризация.
- •28.Теоретические основы организации мпс. Конструкции микропроцессорных систем.
- •16. (2) Теоретические основы организации мпс. Конструкции микропроцессорных систем.
- •45.Теоретические основы организации мпс. Модуль цп с оси и локальным системным интерфейсом(лси).
- •62. Архитектура режима реальных адресов и защищенного режима.
- •79.Многозадачность.Сегмент состояния задачи.
- •63. Типы данных микропроцессора.
- •80. Многозадачность. Дескриптор сегмента состояния задачи.
- •1.Язык описания архитектуры vhdl. Основные сведения
- •2. Ключевые слова языка vhdl.Типы данных vhdl.
- •4. Описание мультиплексора на vhdl.
- •5.Описание структуры и поведения на vhdl.
- •91. Fpga (плис)
- •9. Проектирование логических схем и логических процессов
- •7. Генератор на vhdl. Оператор wait в vhdl.
- •10. Табличное и биномиальное представление булевых функций.
73.Привилегии, уровни, правила, команды.
Привилегии – это св-во которое определяет, какие компьютерные операции разрешаются в любой момент времени и какие доступы к памяти законны. Привилегии используются для обеспечения безопасности в комп.среде. Уровень привилегии PL.
Один из 4х уровней привилегий МП 80386. Уровень 0 явл-тся наиболее привилегированным уровнем, а уровень 3 – наименее привилегированным.
Уровень привилегий инициатора запроса RPL – уровень привилегий запрашиваемый абонентом селектора. Уровень RPL определяется двумя младшими битами селектора.
Уровень привилегий CPL – уровень привилегий, на котором в данный момент исполняется программа. Уровень CPL равен обычно уровню привилегий исполняемого сегмента программы.
Уровень привилегий дескриптора DPL. Наименее привилегированный уровень, на котором задача может получить к данному дескриптору и сегменту, связанному с этим дескриптором. Эффективный уровень привилегий EPL наименее привилегированный уровень из уровней RPL и DPL. МП 80386 имеет 4 уровня защиты для оптимизации поддержки многозадачности, привилегии реализуются путем присвоения значения от 0 до 3, которые опознаются процессором: уровень 3 – прикладные программы; уровень 2- заказные расширения; уровень 1 – системный сервис; уровень 0 – ядро, обычно ОС, предназначен для сегментов, содержащих наиболее критичные программы. Привилегированные команды, которые влияют на системные структуры данных, могут использоваться, только когда уровень CPL=0. Если процессор обнаруживает одну из этих команд в то время, когда уровень CPL больше нуля., то он вызывает обработку исключения по общей защите. CLTS – сброс флага переключения задачи; HLT останов; LGDT загрузка таблицы глобальных дескрипторов; LIDT загрузка таблицы дескрипторов прерывания; LLDT загрузка таблицы локальных дескрипторов; LMSW загрузка слов состояния машины; LTR загрузка регистра задачи;
23.Теор. Основы орг. Мпс. Программируемый контр. Прерываний i8259a.
На вход INT подается сигнал от программируемого контроллера прерываний, который обрабатывает сигналы запросов прерываний от периферийных устройств. Для программы контроллер прерываний выглядит, как порт ввода-вывода, в котором фиксируется код типа прерывания. Его основная функция заключается в восприятии сигналов от периферийных устройств, определении запроса с максимальным приоритетом и генерировании сигнала INT, если запрос имеет больший приоритет, чем выполняемая микропроцессором программа.
Если установлен сигнал на линии INT и установлен в 1 флажок разрешения прерывания IF, то после завершения выполнения текущей команды происходит прерывание и процессор выполняет следующие действия:
1) выдает контроллеру прерывания подтверждение прерывания;2) считывает из контроллера прерывания код типа прерывания;3) заносит в стек содержимое регистра флагов;4) заносит в стек содержимое регистров IP и CS;5) вызывает и выполняет процедуру прерывания;6) извлекает из стека содержимое CS и IP;7) извлекает из стека содержимое регистра флагов; 8) возвращается к выполнению следующей команды прерванной программы.
Линия немаскируемого прерывания NMI используется для сигнализации о катастрофических событиях в системе. Немаскированные прерывания имеют фиксированный код 2. Немаскированное прерывание выполняется быстрее маскированного, так как не требует подтверждения и считывания типа.
Если установлен сигнал на линии NMI, то после завершения выполнения текущей команды происходит прерывание и процессор выполняет следующие действия:
1) заносит в стек содержимое регистра флагов;2) заносит в стек содержимое регистра IP и CS, запоминая тем самым точку возврата из процедуры прерывания;3) вызывает и выполняет процедуру прерывания;4) извлекает из стека содержимое CS и IP;5) извлекает из стека содержимое регистра флагов;6) возвращается к выполнению следующей команды.
