22.Теоретические основы организации мпс. Организация системы прерываний i8086.

Номер прерывания	приоритет	описание
0	1	Внутреннее фактурное немаскируемое прерывание, возникающее при делении на ноль.
1	4	Прерывание пошагового исполнения. Внутреннее, аппаратурное, маскируемое. Генерируется после каждой команды.
2	2	Внешнее аппаратурное немаскируемое прерывание.
3	1	Возбуждается исполнением команды INT.
4	1	Инициируется исполнением команды INT0, которая анализирует флаг OR. Обработчик вызывается только при OR=1
5	1	Прерывание по команде INT номер прерывания.

Внешнее аппаратурное прерывания по INT входу процессора они имеют 3 приоритет. Внешняя система приоритетов обеспечивается внешней системой прерываний на базе соответствующего контроллера.

39. Теоретические основы организации мпс. Базовые схемы арбитража в ммпс по логике обработки. Последовательный арбитраж.

Запросы от ведущих объединяются на линии запроса. Аналогично организована и линия, сигнализирующая о том, что шина в данный момент занята одним из ведущих. Когда один или несколько ведущих выставляют запросы, эти запросы транслируются на вход центрального арбитра. Получив сигнал ЗШ, арбитр анализирует состояние линии занятия шины, и если шина свободна, формирует сигнал ПШ. Сигнал предоставления шины последова­тельно переходит по цепочке от одного ведущего к другому. Если устройство, на которое поступил сигнал ПШ, не запрашивало шину, оно просто пропускает сигнал дальше по цепочке. Когда ПШ достигнет самого левого из запросивших ведущих, последний блокирует дальнейшее распространение сигнала ПШ по цепочке и бе­рет на себя управление шиной. Последовательная реализация предполагает статическое распределение приоритетов. Наивысший приоритет имеет ближайшее к арбитру ведущее устройство (устрой­ство, на которое арбитр выдает сигнал ПШ). Далее приоритеты ведущих в цепочке последовательно понижаются. Основное достоинство цепочечного арбитража заключается в простоте реали­зации и в малом количестве используемых линий. Последовательные схемы арбитража позволяют легко наращивать число устройств, подключаемых к шине.

56. Теоретические основы организации мпс. Внешний интерфейс ммпс. Прием в асинхронном режиме.

Универсальный асинхронный приёмопередатчик — узел вычислительных устройств, предназначенный для связи с другими цифровыми устройствами. Преобразует заданный набор данных в последовательный вид так, чтобы было возможно передать их по однопроводной цифровой линии другому аналогичному устройству.

Представляет собой логическую схему, с одной стороны подключенную к шине вычислительного устройства, а с другой имеющую два или более выводов для внешнего соединения. UART может представлять собой отдельную микросхему или являться частью большой интегральной схемы.

Асинхронный прием данных начинается с поиска старт-бита который устанавливает на входе RxD напряжение L-уровня. Наличие этого бита вторично проверяется стробированием его середины внутренним строб-импульсом. Если старт-бит найден то запускается внутренний счетчик битов который определяет начало и конец битов данных, бит контроля и стоп-биты. Прием стоп-бита идентифицирует окончание приема байта информации и сопровождается установкой сигнала Н-уровня на выходе RxRDY. В программе реализующей алгоритм асинхронного приема передача очередного байта данных в МП может производится по команде ввода (IN) если в слове-состоянии разряд D1=1 что соответствует Н-уровню сигнала на выходе RxRDY или по прерыванию если сигнал на выходе RxRDY используется как сигнал запроса прерывания.