17. Теоретические основы организации мпс.Процессор i8086 в минимальном режиме.Базовые циклы обмена с памятью.Базовые циклы ввода-вывода
Режим работы процессора задается сигналом на входе MN/(не)MX. Требуется напряжение +5В. Вход TEST анализируемый командой WAIT. D0…D15 двунаправленная шина, мультиплексируемая во времени магистраль адреса данных. В такте Т1 используются как выводы адреса совместно с А16, А19 и BHE. В остальных тактах как двунаправленные выводы передачи/ приема данных.
Процессор использует 16-и разрядную шину данных.
Старшая половина шины данных D8…D15
Для увеличения нагрузочной способности выводов АD0…AD15 используется внешний двунаправленный шинный формирователь. Работа его разрешается выходом (не)DEN, а направление передачи определяется выходом DD/(не)R. Для выполнения данных циклов интерфейса таких как запись/чтение, ввод/вывод используются выходы M/(не)IО. Группа выходов системы прерывания NMI это немаскируемое прерывание. INT вход маскируемого выхода прерывания.
Т1 процессор формирует адрес AD0…AD15, который по спаду на выходе ALE защелкивается на внешнем регистре и удерживается на шине адреса до следующего цикла. В Т3 формируется сигнал (не) WR равный LOL. Если к началу Т3 процессор обнаруживает на входе READE низкий уровень, то вместо Т3 формируется такт ожидания NJG без изменения выходных сигналов до момента появления READE равной H после чего выполняется такт Т4 и управляющие сигналы принимают неактивное/пассивное состояние.
Читаемые данные должны быть стабильны на входах D0…D15, когда они защелкиваются во внутреннем регистре процессора. Базовые циклы ввода/вывода аналогично рассмотренным, но при M/(не)IO равном LOL. Для разграничения доступа ЦУ и порта в базовых циклах часто используется дешифратор.
34. Теоретические основы организации мпс.Модули ммпс.Модуль процессора.
Подавляющее большинство ММПС используют магистрально-модульную конструкцию. Большие средства затрачиваются на проектирование ММПС, требующей высокой функциональной гибкости и ремонтопригодности (время простоя минимально).
Основные модули:
- модуль процессора;
- модуль ОЗУ/ПЗУ;
- модуль адаптера;
- модули контроллеров;
- модули переменных общесистемной поддержки.
Модуль процессора:
ABD - address bus driver.
DBD - data bus driver.
SBC - контроллер системного интерфейса, формирует управляющие сигналы шины управления для выполнения текущего цикла CPU.
SBA - арбитр общесистемного интерфейса, обеспечивает упорядоченное использование ОСИ несколькими процессорами.
X1 - разъем для подключения модуля к ОСИ.
Большинство современных CPU изготавливается со встроенными на кристалле средствами отладки. Наибольшее распространение получил метод граничного сканирования под различными версиями стандарта «JTAG». Он используется для подключения внешней инструментальной ЭВМ (например, через USB-JTAG адаптер) и выполнения внутрисхемной отладки CPU с помощью специального инструментального ПО. При наличии достаточного места на площади платы модуль процессора может включать контроллеры несложных внешних интерфейсов, например контроллер RS-232C, контроллер LAN, контроллер USB, контроллеры интерфейсов ПУ.
В промышленных ММПС используется функционирование в реальном времени, что требует отсчетов интервалов времени и слежения за астрономическим временем. Последнее реализуется с помощью RTC - единственного на всю систему. Интервалы времени, отсчитываемые таймерами, как правило, личными для каждого CPU.
Так как система прерываний ММПС образуется совокупностью систем прерываний каждого процессора, то внешняя схема системы прерываний располагается на модуле каждого CPU.