Язык описания архитектуры VHDL. Основные сведения
Ключевые слова языка VHDL.Типы данных VHDL.
Описание простейшей схемы на VHDL.
Описание мультиплексора на VHDL.
Описание структуры и поведения на VHDL.
Поведенческое описание на VHDL.
Генератор на VHDL. Оператор WAIT в VHDL.
D-триггер на VHDL. Декларация компонента.
Проектирование логических схем и логических процессов
Табличное и биномиальное представление булевых функций.
Опции синтеза логических схем в САПР.
Каскадирование функции по входам.
Общие понятия, определения, классификация микропроцессорных систем.
Теоретические основы организации МПС.Архитектура МПС.
Теоретические основы организации МПС.Тактовый генератор КР1810ГФ84(I8284).
Теоретические основы организации МПС.Процессор I8086 в минимальном режиме.
Теоретические основы организации МПС.Процессор I8086 в минимальном режиме.Базовые циклы обмена с памятью.Базовые циклы ввода-вывода.
Теоретические основы организации МПС.Подключение ЗУ и портов ввода-вывода к I8086в минимальном режиме.
Теоретические основы организации МПС.Подключение 8-разрядных портов ввода-вывода к I8086в минимальном режиме.
Теоретические основы организации МПС. Системный контроллер I8288.
Теоретические основы организации МПС. Системный контроллер I8288. Базовые циклы обмена. Схема подключения к I8086.
Теоретические основы организации МПС. Организация системы прерываний I8086.
Теоретические основы организации МПС. Программируемый контроллер прерываний I8259A.
Теоретические основы организации МПС.Схема подключения I8259A в минимальном режиме.
Теоретические основы организации МПС.Каскадная схема включения I8259A.
Теоретические основы организации МПС. Структура и характеристики однопроцессорных МПС на базе общей шины(ОШ).
Теоретические основы организации МПС.Расширение номенклатуры применяемых БИС ЗУ.
Теоретические основы организации МПС.Конструкции микропроцессорных систем.
.Теоретические основы организации МПС.Передача информации в МПС.
Теоретические основы организации МПС.Асинхронная передача последовательной информации в МПС.
Теоретические основы организации МПС. Общие вопросы проектирования МПС.
Теоретические основы организации МПС.Мультимикропроцессорные системы(ММПС).
Теоретические основы организации МПС.ММПС.Базовые топологии прямых межпроцессорных соединений.
Теоретические основы организации МПС.Модули ММПС.Модуль процессора.
Теоретические основы организации МПС.Модули ММПС.Модуль ОЗУ/ПЗУ.
Теоретические основы организации МПС.Модули ММПС.Модуль адаптеров.
.Теоретические основы организации МПС. Модули ММПС. Модули контроллеров и модули общесистемной поддержки.
Теоретические основы организации МПС.Базовые схемы арбитража в ММПС.
Теоретические основы организации МПС.Базовые схемы арбитража в ММПС по логике обработки.Последовательный арбитраж.
Теоретические основы организации МПС.Базовые схемы арбитража в ММПС по логике обработки.Параллельный адресуемый арбитраж.
Теоретические основы организации МПС.Базовые схемы арбитража в ММПС по логике обработки.Параллельный независимый арбитраж.
Теоретические основы организации МПС.ММПС на базе общесистемного интерфейса(ОСИ) "общая шина".
Теоретические основы организации МПС. Системный арбитр I8289.
Теоретические основы организации МПС.Модуль ЦП ММПС на базе I8086 только с ОСИ.
Теоретические основы организации МПС.Модуль ЦП с ОСИ и локальным системным интерфейсом(ЛСИ).
Теоретические основы организации МПС.Модуль ЦП с ОСИ и локальным интерфейсом ввода-вывода.
Теоретические основы организации МПС.Внешний интерфейс ММПС.Параллельные порты ввода-вывода. Динамический порт вывода.
Теоретические основы организации МПС.Внешний интерфейс ММПС.Параллельные порты ввода-вывода. Статический порт вывода.
Теоретические основы организации МПС.Внешний интерфейс ММПС.Параллельные порты ввода-вывода. Ввод информации.
Теоретические основы организации МПС.Внешний интерфейс ММПС.Параллельные порты ввода-вывода. Двунаправленный параллельный порт ввода-вывода.
Теоретические основы организации МПС.Внешний интерфейс ММПС.Параллельные порты ввода-вывода. Увеличение надежности функционирования.
Теоретические основы организации МПС.Внешний интерфейс ММПС.Параллельные порты с программным управлением.
Теоретические основы организации МПС.Внешний интерфейс ММПС.Обмен через последовательный интерфейс.
Теоретические основы организации МПС.Внешний интерфейс ММПС.Структура и назначение выводов БИС УСАПП КР580ВВ51А (UART).
Теоретические основы организации МПС.Внешний интерфейс ММПС.Асинхронная передача.
Теоретические основы организации МПС.Внешний интерфейс ММПС.Прием в асинхронном режиме.
Средства отладки МПС.
Механизм граничного сканирования.
Идея граничного сканирования.
Структура современных информационно-управляющих систем.
Устройство управления памятью микропроцессора.
Архитектура режима реальных адресов и защищенного режима.
Типы данных микропроцессора.
Селекторы.
Дескрипторы сегментов.
Таблицы дескрипторов.
Таблица глобальных дескрипторов.
(см.в 66)Таблицы локальных дескрипторов и таблица прерываний.
Сброс и инициализация микропроцесора.
Программная инициализация режима реальных адресов.
Программная инициализация защищенного режима.
Тестирование и отладка.Буфер ассоциативной трансляции.
Привилегии,уровни,правила,команды.
Защита.Проверка поля TYPE,проверка границы.
Защита. Ограничение доступа к данным,ограничение набора команд..
Защита.Передачи управления.
Защита. Проверка достоверности указателя.Защита страниц и каталогов.
Конвейеризация.
Многозадачность.Сегмент состояния задачи.
Многозадачность.Дескриптор сегмента состояния задачи.
Многозадачность.Переключения задач.
Мультиобработка.
Префикс LOCK# и сигнал LOCK.
Адресация памяти.Диспетчер памяти.
Прямой доступ к памяти.
Сегментация памяти.Виртуальная память.
Кэш-память.
88.Cистема автоматизированного проектирования цифровых устройств MAX+plus II , условия применения и назначения системы, описание основных функций и примеры проектирования цифровых устройств.
89. Сквозное проектирование функциональных узлов РЭС на печатных платах в САПР ALTIUM DESIGNER 6.
90. Типы сигналов в ПЛИС FLEX 10K
FPGA (ПЛИС)
13. Общие понятия, определения, классификация микропроцессорных систем.
Архитектура микропроцессорных систем отражает наиболее общую структуру их состав элементов их наиболее существенные характеристики и область применения.
Элементы структуры образуют:
1. Вычислительное ядро (процессор, тактовый генератор, ПЗУ, ОЗУ, интерфейс между элементами, вспомогательные микросхемы)
2. Адаптеры, контроллеры внешних ПУ
3. Внешние ПУ
4. Элементы общесистемной поддержки
Основные характеристики: разрядность, быстродействие, объем, тип интерфейса, пропускная способность интерфейса.
1 – в простейшей МПС минимум затрат обеспечивается когда 1 равна тому, что называется интерфейс микропроцессоров, когда он совпадает с системным интерфейсом.
2 – внешние интерфейсы для подключения внешних ПУ, состав которых определяется на этапе проектирования МПС. Взаимодействие элементов ядра осуществляется через системный интерфейс (СИ), который проектируется с наибольшим подобием интерфейсных элементов.
3 – для уменьшения аппаратных затрат элементы 4 группы проектируются так же с подобным системным интерфейсом.
В простейших системах имеют структуру микропроцессорной системы с интерфейсом типа общая шина.
Отличия между 1 и системным интерфейсом используются специальные элементы контроллер согласования интерфейсов.
Это усложняет структуру МПС, но позволяет сохранить применение большого парка внешних ПУ, в результате формируется многоуровневая структура.
30. Теоретические основы организации МПС. Асинхронная передача последовательной информации в МПС.
Передача данных — физический перенос данных в виде сигналов от точки к точке или от точки к нескольким точкам средствами электросвязи по каналу связи, как правило, для последующей обработки средствами вычислительной техники.
Используется только одна цепь, через которую информация передается кадрами с фиксировано структурой и длиной. При этом приемник передачи должен быть настроен на одну скорость и знать формат кадра. В общем случае количество информационных слов в кадре от 1 до нескольких сотен в разных стандартах. Наиболее простым примером является кадр стандарта RS232C. Длина данных может быть от 5 до 8 бит.
При асинхронной последовательной связи передаваемые символы разделяют специальными двоичными наборами. Она допускает любые промежутки между символами. Однако, максимальная скорость передачи ниже, чем по синхронной линии с той же двоичной скоростью, так как в данном случае каждый символ содержит дополнительный биты. Возможно фиксирование следующих ошибок:
1. Ошибка контроля, как сумма по модулю два битов данных и контрольного бита. 2. Ошибка кадра, когда на месте стоп-бита обнаруживается ноль.
47. Теоретические основы организации МПС. Внешний интерфейс ММПС. Параллельные порты ввода-вывода. Динамический порт вывода.
Паралле́льный порт — тип интерфейса, разработанный для компьютеров для подключения различных периферийных устройств. Является физической реализацией принципа параллельного соединения. Параллельным соединением называют метод передачи нескольких сигналов с данными одновременно по нескольким параллельным каналам.
8-битный параллельный канал передает восемь бит (или байт) одновременно. Последовательный канал будет передавать эти биты по одному за раз. Компьютерные периферийные шины: ISA, ATA, SCSI, PCI и Front Side Bus, IEEE 1284 / Centronics для «принтерного порта»