32. Двійково-десяткові лічильники

Двійково-десяткові лічильники реалізують лічбу імпульсів у десятковій системічислення, причому кожна десяткова цифра від нуля до дев'яти кодується чотирироз-рядним двійковим кодом (тетрадою). Ці лічильники часто називають десятковимиабо декадними, оскільки вони працюють з модулем лічби, кратним десяти.

Багаторозрядний двійково-десятковий лічильник будується на основі регуляр­ного ланцюга декад, при цьому перша (молодша) декада має вагу 10°, друга — 10¹,третя — 10² і т.д.

Декада будується на основі чотирирозрядного двійкового лічильника, в якомувилучається надлишкове число станів. Вилучення зайвих шести станів у декаді дося­гається багатьма способами:

• попереднім записуванням числа б (двійковий код 011-0); після лічбидев'ятого імпульсу вихідний код дорівнює І ІІІ і десятковий сигнал повертаєлічильник у початковий стан 0110, отже, тут результат лічби фіксуєтьсядвійковим кодом з надлишком 6;

• блокуванням переносів: лічба імпульсів до дев'яти здійснюється у двійково­му коді, після чого вмикаються логічні зв'язки блокування перенесень, з над­ходженням десятого імпульсу лічильник закінчує цикл роботи і повертається□ початковий нульовий стан;

• введенням обернених зв'язків, які забезпечують лічбу в двійковому коді йпримусовим перемиканням лічильника в нульовий початковий стан післянадходження десятого імпульсу.

Схема синхронного десяткового лічильника з блокуванням перенесень показанана рис. 3.21. У цій схемі С-входи використовуються як лічильні. З надходженням де­сятого імпульсу на С-вхід молодшого розряду Ж-тригера обнуляються перший і чет­вертий розряди і сигналом з виходу Q\ блокують перемикання другого і третьогорозряду. Схема підсумовуючого лічильника з оберненими зв'язками (один розряд)показана на рис. 3.22.

Після скидання в нульовий початковий стан на лічильний вхід першого тригерапоступають підсумовуючі імпульси U. Сигнали перенесення в старші розряди фор­муються звичайним асинхронним способом. Лічба до дев'яти ведеться в двійковомукоді. Після приходу десятого вхідного імпульсу обернений зв'язок на основі схемизбігу виробляє сигнал Р - £/" 0^0_?0_г0_{, який є переносом для старшої декади і од­ночасно перемикає лічильник в нульовий стан. Далі цикл роботи лічильника повто­рюється.

Виходи тригерів кожної декади підключаються до входів дешифраторів, які за­безпечують візуальну індикацію стану лічильника за допомогою різного роду світлових табло

33) Двохходовий одно розрядний суматор комбінаційного типу напівсуматор

пу напівсуматор

34) Трьохходовий одно розрядний суматор комбінаційного типу повний суматор

35. Однорозрядні суматори накопичуючого типу

Накопичуючіоднорозрядні суматори. Накопичуючимоднорозрядним суматором називають схему з пам'яттю, що здійснює арифметичне додавання цифр що складаються xi, yi і переносу zi при подачі їхній на суматор послідовно в часі, незалежно від того, яким кодом (послідовним чи паралельної) представлені слова, що складаються, X і Y, а також запам'ятовуючий результат додавання. Такі суматоры будують на основі тригерів T-типу. Одна зі схем однорозрядногонакопичуючого суматора представлена на рис.1.43. Тут на тригері 1 спочатку формується сума q=x*y , а потім s=q*z.

Перенос при додаванні xi і уi формується елементом 4 і запам'ятовується тригером 2 до подачі зовнішнього сигналу дозволу переносу (РП), синхронного із сигналом zi (відмінність між zi і РП у тім, що, коли РП = 1, zi може бути дорівнює і 0, і 1). Перенос при додаванні qi і zi формується елементом 7. Час додавання на такому суматорі дорівнює трьом тактам. Вхід xi може бути відсутнім. При цьому цифри доданків надходять послідовно на вхід уi У комбінаційно-накопичуючому суматорі (рис.1.44) сигнал переносу pi формується по МДНФ цієї функції, а сума si — на тригері T-типу. На вхід цього тригера подають сигнал, дорівнює сумі по mod 2 yi і zi і формований комбінаційною схемою. Час додавання тут складає два такти.