
- •Факультет кибернетики лекции
- •Вопросы к экзамену по курсу "мпСиУ"
- •Оглавление
- •Обобщенная структура микропроцессорной системы
- •Интерфейс
- •Шинная структура
- •Типы обмена по системной магистрали.
- •Магистраль процессора.
- •Формирование сигналов системной магистрали
- •Контроллер магистрали
- •Регистровая структура 32-разрядного микропроцессораIntel.
- •Сегментированное лап.
- •Логическая адресация
- •Структура логического адреса
- •Преобразование логического адреса в физический
- •Структура дескриптора
- •Вычисление процессором смещения
- •Обобщённый формат команды
- •Реализация виртуальной памяти
- •Принципы страничной организации памяти
- •Преобразование линейного адреса в физический.
- •Буфер ассоциативной трансляции
- •Формирование адреса памяти в защищённом режиме
- •Многозадачный режим
- •Аппаратное обеспечение многозадачного режима
- •Переключение задач
- •Переключения с задачи на задачу по некоторым внешним событиям (нажатие клавиши)
- •Защита в многозадачном режиме
- •Привилегии
- •Защита сегментов
- •Прерывания в мпс
- •Виды прерываний
- •Требования к обработчику прерываний
- •Вектор и шлюз прерывания
- •Последовательность обработки прерываний
- •Обработка внешних прерываний.
- •Обработка внутренних прерываний
- •Обработка программных прерываний
- •Организация приоритетной системы прерываний
- •Приоритетная цепочка
- •Контроллер приоритетных прерываний
- •Каскадное включение кпп
- •Подсистема внутренней памяти в мпс
- •Общая характеристика подсистемы памяти
- •Блок динамической памяти
- •Контроллер динамической памяти
- •Конроллер dram (кдп)
- •Характеристика внешней кэш – памяти
- •Функции контроллера кэш - памяти
- •Каталог контроллера кэш
- •Режим прямого доступа к памяти
- •Этапы прямого доступа к памяти
- •Структура контроллера прямого доступа к памяти
- •Структураканала контроллера
- •Блок управления
- •Каскадное включение контроллера пдп
- •Алгоритм работы контроллера
- •Микропроцессоры risc–архитектуры
- •Предпосылки появления и особенности risc -процессоров
- •Конвейерная обработка команд
- •Конфликты
- •Структурные конфликты и способы их устранения
- •Классификация конфликтов по данным и способы их устранения
- •Конфликты по данным, приводящие к приостановке конвейера
- •Планирование работы конвейера на этапе компиляции
- •Аппаратные методы устранения конфликтов
- •Конфликты по управлению
- •Сокращение потерь из-за конфликтов по управлению
- •Статическое прогнозирование переходов
- •Точное прерывание в конвейере
- •Причины прерываний на разных фазах выполнения команды.
- •Особенности обработки многотактных операций
- •Поддержка точных прерываний в длинных конвейерах
- •АрхитектураRisc-мпpower–pc
- •Основные элементы структуры мп и их взаимодействие
- •Внутренняя кэш – память в структуре процессора
- •Структура и принципы работы кэш в мультипроцессорной системе
- •Mesi – диаграмма.
- •Основных операций кэш–памяти
- •Однокристальные микроконтроллеры
- •Обобщенная структураMcs-51
- •Организация памяти программ
- •Организация внутренней памяти
- •Подключение внешней памяти программ
- •Организация памяти данных
- •Подключение внешней памяти данных
- •Система синхронизации
- •Межкомандные зависимости
- •Динамическое планирование
- •Динамическая оптимизация с централизованной схемой обнаружения конфликта
- •Регистр состояния централизованной схемы управления
- •Методы уменьшения влияния конфликтов по управлению
Типы обмена по системной магистрали.
По системной магистрали возможны три типа обмена:
МП - Память
МП - УВВ
Память - УВВ прямой доступ к памяти
Способы обмена МП – УВВ (прямой доступ)
1. Обмен по аналогии с обращением к ячейке памяти.
Все адресное пространство делится на две части: первая часть отводится под память, вторая часть под адресуемые элементы УВВ. Адресуемый элемент УВВ будем называть портом.
Адрессное
пространство:
Сигналы: A,
WR, RD
Задатчик выставляет адрес и тип операции.
(+) упрощение системы управления
(-) ограничение размера подключаемой памяти
2. Изолированный ввод - вывод.
В этом случае есть два изолированных адресных пространства:
Сигналы:A,
MEMRD, IOR MEMWR, IOW
В этом случае требуются дополнительные сигналы в шине управления, определяющие тип обращения - память или порт. Все адресное пространство МП может использоваться для подключения памяти.
Магистраль процессора.
Магистраль процессора - это система сигналов, формируемых и принимаемых процессором по своим внешним выводам.
Цикл магистрали - последовательность сигналов, формируемых МП при взаимодействии с другими элементами МПС.
Сигналы МП: A - адрес D - данные
|
Сигналы состояния МП:
|
CLK -сигнал
синхронизации
-перед
тем как завершить цикл обмена, процессор
анализирует значение этого входного
сигнала, если он “0”,
то можно завершать, в противном случае
МП вставляет дополнительные такты
ожидания до тех пор, пока на этом входе
не будет “0”,
а за то чтобы ожидание не было бесконечным
отвечает системная плата, которая по
истечению определённого времени
устанавливает этот сигнал в “0”.
Так
получаются
переменные циклы/
Сигналы состояния МП формируются синхронно с сигналами А.
Циклы магистрали:
циклы передачи данных
циклы подтверждения прерываний и специальные циклы
|
|
|
тип цикла магистрали |
0 |
0 |
0 |
подтверждение прерывания |
0 |
0 |
1 |
специальные циклы магистрали |
0 |
1 |
0 |
чтение из порта |
0 |
1 |
1 |
запись в порт |
1 |
0 |
0 |
предварительная выборка команды из памяти |
1 |
0 |
1 |
резерв |
1 |
1 |
0 |
чтение из памяти |
1 |
1 |
1 |
запись в память |
- подтверждение
прерывания: снимает третье состояние
с выхода порта, адрес которого выставлен.
Пакетный цикл - допускает прием 16-ти соседних байт за 5 тактов синхронизации.
Формирование сигналов системной магистрали
Функции интерфейса МП:
Так как к МП может быть подключено большое количество элементов, то возникают повышенные требования к сигналам системной магистрали. Интерфейс МП должен формировать более мощные сигналы. Сигналы адреса от МП поступают в системную магистраль через специальный регистр - защелку. Данные поступают в МП и от него через специальные буферные схемы (приемники, передатчики, приемопередатчик, шины формирования).
Контроллер шины выполняет логическое преобразование сигналов состояния МП в управляющиесигналы системной магистрали.