- •Факультет кибернетики лекции
- •Вопросы к экзамену по курсу "мпСиУ"
- •Оглавление
- •Обобщенная структура микропроцессорной системы
- •Интерфейс
- •Шинная структура
- •Типы обмена по системной магистрали.
- •Магистраль процессора.
- •Формирование сигналов системной магистрали
- •Контроллер магистрали
- •Регистровая структура 32-разрядного микропроцессораIntel.
- •Сегментированное лап.
- •Логическая адресация
- •Структура логического адреса
- •Преобразование логического адреса в физический
- •Структура дескриптора
- •Вычисление процессором смещения
- •Обобщённый формат команды
- •Реализация виртуальной памяти
- •Принципы страничной организации памяти
- •Преобразование линейного адреса в физический.
- •Буфер ассоциативной трансляции
- •Формирование адреса памяти в защищённом режиме
- •Многозадачный режим
- •Аппаратное обеспечение многозадачного режима
- •Переключение задач
- •Переключения с задачи на задачу по некоторым внешним событиям (нажатие клавиши)
- •Защита в многозадачном режиме
- •Привилегии
- •Защита сегментов
- •Прерывания в мпс
- •Виды прерываний
- •Требования к обработчику прерываний
- •Вектор и шлюз прерывания
- •Последовательность обработки прерываний
- •Обработка внешних прерываний.
- •Обработка внутренних прерываний
- •Обработка программных прерываний
- •Организация приоритетной системы прерываний
- •Приоритетная цепочка
- •Контроллер приоритетных прерываний
- •Каскадное включение кпп
- •Подсистема внутренней памяти в мпс
- •Общая характеристика подсистемы памяти
- •Блок динамической памяти
- •Контроллер динамической памяти
- •Конроллер dram (кдп)
- •Характеристика внешней кэш – памяти
- •Функции контроллера кэш - памяти
- •Каталог контроллера кэш
- •Режим прямого доступа к памяти
- •Этапы прямого доступа к памяти
- •Структура контроллера прямого доступа к памяти
- •Структураканала контроллера
- •Блок управления
- •Каскадное включение контроллера пдп
- •Алгоритм работы контроллера
- •Микропроцессоры risc–архитектуры
- •Предпосылки появления и особенности risc -процессоров
- •Конвейерная обработка команд
- •Конфликты
- •Структурные конфликты и способы их устранения
- •Классификация конфликтов по данным и способы их устранения
- •Конфликты по данным, приводящие к приостановке конвейера
- •Планирование работы конвейера на этапе компиляции
- •Аппаратные методы устранения конфликтов
- •Конфликты по управлению
- •Сокращение потерь из-за конфликтов по управлению
- •Статическое прогнозирование переходов
- •Точное прерывание в конвейере
- •Причины прерываний на разных фазах выполнения команды.
- •Особенности обработки многотактных операций
- •Поддержка точных прерываний в длинных конвейерах
- •АрхитектураRisc-мпpower–pc
- •Основные элементы структуры мп и их взаимодействие
- •Внутренняя кэш – память в структуре процессора
- •Структура и принципы работы кэш в мультипроцессорной системе
- •Mesi – диаграмма.
- •Основных операций кэш–памяти
- •Однокристальные микроконтроллеры
- •Обобщенная структураMcs-51
- •Организация памяти программ
- •Организация внутренней памяти
- •Подключение внешней памяти программ
- •Организация памяти данных
- •Подключение внешней памяти данных
- •Система синхронизации
- •Межкомандные зависимости
- •Динамическое планирование
- •Динамическая оптимизация с централизованной схемой обнаружения конфликта
- •Регистр состояния централизованной схемы управления
- •Методы уменьшения влияния конфликтов по управлению
Поддержка точных прерываний в длинных конвейерах
Точное прерывание - 1) при прерывании, если конвейер завершил выполнение всех предшествующих команд и
2) обеспечивает повторное выполнение команд, вызвавших прерывание и последующих команд.
Пример:
DIVF F0, F2, F4
ADDF F10, F10, F8
SUBF F12, F12, F14
Реальная ситуация: Возникает арифметическое прерывание в команде деления, но к этому моменту завершились поздние команды (записи уже произошли - изменилось состояние компьютера) (F10, F12 - уже изменились).
Решение:
Игнорировать эту проблему.
Создание регистрового файла "истории". То есть до завершения выполнения всех предшествующих команд, команда, выполняющая запись в регистровый файл, запоминает предыдущее состояние регистрового файла.
Создание регистрового файла "будущего" - новое модифицированное значение регистра запоминается в регистре из регистрового файла будущего. Фактическая модификация регистрового файла осуществляется после завершения всех предшествующих команд.
АрхитектураRisc-мпpower–pc
Основные элементы структуры мп и их взаимодействие
Основные особенности: В Power-PC 2 регистровых файла ( 32 х 32 разр. регистров общего назначения, 32 х 64 разр. регистров с плавающей точкой). Арифметические команды - трехадресные, регистровые. Существуют специальные команды загрузки. Связь с памятью осуществляется через команды загрузки, хранения. Количество адресаций сведено к минимуму.
Состав:
БК - блок команд
IU - блок обработки целых
FPU - блок обработки с плавающей запятой
BPU - блок управления ветвлениями
КЭШ - память
MMU - блок управления памятью
очередь записи/чтения
системный интерфейс
Блок команд - обеспечивает централизованное поступление команд из КЭШ - памяти в исполнительные блоки.
Состав:
очередь команд (на 8 команд)
блок BPU
Очередь команд делится на 2 части:
1 часть - (4 Рг) играют роль буфера, накапливающего команды, считанные из КЭШа.
2 часть - используется при выполнении фаз декодирования и диспетчировании конвейера.
Отсюда команды расходятся по исполнительным блокам. Этот блок ответственен за блокировку конвейера.
Связи БК:
Команды поступают из КЭШа в БК. Одновременно (за один такт чтения) возможно заполнение всей очереди.
Команды из БК поступают в соответствующие им исполнительные устройства.
Блок обработки целых - выполнение всех команд обработки целых и формирование исполнительного адреса для специальной группы команд - загрузки, хранения.
Состав:
АЛУ; аппаратная реализация умножения, деления целых;
GPR 32 х 32 разр. - регистры общего назначения
Связи IU:
Команды поступают из БК в блок обработки целых.
Данные, операнды поступают из КЭШ в этот блок.
Логические адреса, сформированные этим блоком поступают в блок управления памяти (MMU).
Блок обработки с пл. запятой - выполнение команд с плавающей точкой
Состав:
блок суммирования чисел с плавающей запятой, умножение, деление
FPR 32 х 64 разр. регистры с плавающей запятой.
Этот блок работает в конвейерном режиме.
Связи FPU:
Команды из БК поступают в этот блок.
Данные извлекаются из КЭШ.
Блок управления ветвлениями - часть БК. Выполнение команд передачи управления.
Состав:
счетчик (наращивает № команды).
Связи BPU:
Команды из этого блока поступают в исполнительный блок, блок обработки целых.
В BPU команды поступают из КЭШ.
Блок управления памятью - преобразование логического адреса в физический и реализация защиты.
Состав:
TLB - КЭШ таблицы страниц (буфер ассоциативной трансляции Translation Lookaside Buffer).
Фрагменты таблицы страниц отображаются в КЭШ таблицу страниц. КЭШ состоит из 2 частей: ITLB (для команд на 4 элемента), UTLB (адреса операндов и адреса команд). Если произошел КЭШ - промах при обращении к ITLB, идет обращение к UTLB.
Связи:
Логические адреса операндов, данных приходят из IU (блок обработки целых). Адреса команд из BPU.
Физический адрес поступает в КЭШ.
Если произошел КЭШ - промах, то адрес перенаправляется в очередь записи/чтения.
Внутренний КЭШ.
Связи:
Команды из КЭШ поступают в блок управления.
Физический адрес поступает из MMU.
Обмен по данным: КЭШ - клок обработки целых, КЭШ - блок обработки с плавающей запятой.
Загрузка, выгрузка КЭШа - записываемые и считываемые данные и команды поступают в очередь записи/чтения, при КЭШ - промахе.
8-ми канальный ассоциативный КЭШ (ориентация на многозадачный режим)
Очередь записи/чтения - буферизирует запросы от КЭШ на запись и чтение.
Системный интерфейс - взаимодействие с окружением МП.
32 адреса, 64 разрядных данных

