1.6.1.1 Назначение

Плата АГ-71 предназначена для:

- формирования тестового сигнала на скорости 2048 кбит/с;

- приема сигнала на скорости 2048 кбит/с;

- осуществления цикловой и сверхцикловой синхронизации;

- анализа принимаемого сигнала и обнаружения аварий и нарушений;

- выделения битовых, кодовых ошибок и ошибок цикловой синхронизации;

- ввода на передаче в выбранные КИ и циклы и выделения на приеме байта детерминированной информации;

- ввода на передаче в выбранные КИ цифрового синуса частотой 1000 Гц с уровнями 0, минус 10, минус 20, минус 30 дБмО;

- обеспечения стабильного напряжения питания тестера.

1.6.1.2 Структурная схема платы аг-71 показана на рисунке 3 и содержит следующие функциональные узлы:

- задающий генератор (ЗГ);

- интерфейс 2048 кбит/с;

- формирователь тестового сигнала;

- приемник сигнала;

- анализатор структуры сигнала и выделитель ошибок;

- ИКМ-кодек;

- буфер команд и результатов;

- устройство питания.

Задающий генератор формирует частоту 8192 кГц, которая поступает на один из тактовых входов формирователя тестового сигнала. Другим тактовым входом этого формирователя является вход clk_r, подключенный к ВТЧ интер-фейса 2048 кбит/с.

Таким образом, тестовый сигнал может быть сформирован как с помощью ЗГ, так и от тактовой частоты, выделяемой на приеме.

В качестве тестового сигнала, в зависимости от сигналов управления, по-ступающих по шине адреса и данных, формирователем может быть сформирован один из сигналов, указанных в 1.2.3.2, 1.2.3.4, 1.2.3.7, 1.2.3.10, 1.4.3.1, 1.4.3.2.

Для формирования выходного сигнала тестера согласно рекомендации G.703 формирователь тестового сигнала выдает на входы TPPO и TNPO интерфейса 2048 кбит/с двоичное представление квазитроичного сигнала, а для подавления фазовых дрожаний на передаче и приеме к интерфейсу подключен кварцевый резонатор V.

Интерфейс 2048 кбит/с имеет два различных входа: низкоомный 120 Ом вход, используемый для непосредственного подключения к тестеру тестируемого сигнала 2048 кбит/с, и высокоомный, для подключения этого входа тестера параллельно входу потребителя сигнала 2048 кбит/с. На выходе интерфейса формируются сигналы RPPO и RNPO двоичного представления входного квазитроичного сигнала и тактовая частота приема clk_r, выделеная на ВТЧ. Эти сигналы поступают на входы приемника сигнала. Интерфейс 2048 кбит/с обнаруживает пропадание входного сигнала и формирует сигнал аварии.

Приемник сигнала осуществляет цикловую и сверхцикловую синхрониза-цию, выделяет кодовые ошибки и ошибки цикловой синхронизации, обнаружива-ет биты удаленных аварий, подготавливает данные для работы анализатора структуры сигнала и выделителя битовых ошибок.

Анализатор структуры сигнала выполняет функции анализа входного сиг-нала на правильность структуры, наличия проскальзываний, наличия сигнала аварийной сигнализации.

По сигналам управления, поступающим с платы КУ-71, на вход ИКМ-деко-дера подключаются информационные сигналы канальных интервалов, выбран-ных оператором для цифроаналогового преобразования. Необходимые служеб-ные сигналы для такого преобразования (тактовая частота, метки канальных ин-тервалов) формирует приемник сигналов. На выходе ИКМ-декодера формируется аналоговый сигнал с уровнем 0 дБм, который может быть измерен внешними из-мерительными приборами или прослушан через наушники.

Аналогичные преобразования могут быть выполнены ИКМ-кодером для передачи речевого сигнала в выбранном канальном интервале.

Режимы работы платы АГ-71 задаются платой КУ-71, которая транслирует свои сигналы управления через буфер команд и результатов.

Выходы внутренних регистров этого буфера подключены ко входам управления функциональных узлов платы АГ-71. В сторону платы КУ-71 через буфер транслируются сигналы ошибок и аварий.

На плате АГ-71 размещено также устройство питания, которое выполняет функции преобразования входного напряжения аккумуляторных батарей (6...12 В) в напряжения питания плат тестера плюс 5 и минус 5 В.