3.5. Тестирование работоспособности схемы
Проверим один из переходов. Возьмем состояние S2. На прямых выходах триггеров соответственно будет присутствовать логический уровень 0101. На выходе 6 дешифратора DD12 будет присутствовать нулевой сигнал, на всех остальных - единичный. Под действием этих сигналов на логических элементах формируются следующие функции возбуждения:
qj1=0 qk1 =0
qj2=0 qk2=1
qj3=1 qk3 =0
qj4=0 qk4=0
Согласно матрице переходов для JK триггера несложно определить, что на прямых выходах триггеров появится следующий логический уровень 0011(S3) соответственно. Обратившись к прямой таблице переходов, мы убеждаемся в том, что состояние S2 независимо от условий переходит в состояние S3.
Таким же образом были проверены переходы из S6 в S7 и S12 в S13.
3.6. Расчет максимально допустимой тактовой частоты генератора
Такт работы для УА задается сигналом, который подается от генератора тактовых импульсов (синхросигнал). Минимальная длительность импульса синхронизации триггера определяется максимальным временем срабатывания триггера, а так же временем задержки прохождения сигнала через цепи выхода и возбуждения.
В качестве элементарного автомата используется D-триггер К555ТM2 (с динамическим управлением), который по переднему фронту синхроимпульса устанавливает триггер в соответствующее значение.
Для корректного выполнения схемой поставленной задачи необходимо обеспечить такую длину синхроимпульса во время которой микросхемы сменят свои состояния и сформируют выходной сигнал.
Рисунок 10 - Схема формирования синхроимпульса
Для триггера с динамическим управлением быстродействие будет рассчитываться следующим образом: по переднему фронту синхроимпульса у нас будет происходить установка триггера в соответствующее состояние и формирование функций выхода, а по заднему - формируются функции возбуждения. Длина импульса таким образом будет рассчитываться как максимальное время задержки элементов схемы по самому длинному пути. Для надёжного прихода сигнала на триггер будем брать время задержки равное tздтр.
Функции возбуждения:
DC→ЛЛ1→ЛА4=33+22+9=64нс
tфвозб=64нс
Функции выходов:
DC→ЛЛ1→ЛА3=33+22+9=64нс
tфвых=мах+tтр =40+64=104нс
T/2=max{tфвозб , tфвых }=104нс
Т=208нс
F=1/(208*10-9)=4,81 Мгц
Т.о. генерация синхроимпульсов должна происходить с частотой 4,81 МГц
4. Проектирование уа с программируемой логикой
Согласно заданию, помимо разработки ЦА с жесткой логикой, мне необходимо разработать ЦА с программируемой логикой.
ЦА с программируемой логикой имеет серьезный недостаток в достаточно низком быстродействии и неоправданности затрат на оборудование при решении несложных задач. Но этот недостаток компенсируется тем фактом, что логику работы такого автомата можно менять, не изменяя его принципиальную схему.
4.1. Определение формата микрокоманд
В моем случае, для реализации работы ЦА с программируемой логикой необходимо задать следующий формат микрокоманды:
Рисунок 5
0-6 биты – адрес перехода
7-9 биты – логическое условие №1
10-15 биты – номер выходного сигнала
4.2. Разработка функциональной схемы
Функциональная схема находится в приложении.
Порядок работы ЦА с программируемой логикой таков:
1) при поступлении сигнала инициализации регистр адреса (РА) устанавливается в ноль;
2) затем значение РА поступает в ПЗУ;
3) при получении импульса синхронизации, ПЗУ помещает в регистр слова (РСЛ) строку данных, соответствующую адресу, полученному из РА;
4) на следующем шаге происходит сразу две операции – формируется следующий адрес на мультиплексоре и формируется соответствующая управляющая функция на дешифраторе и схеме организации управления (СхОУ);
5) если на выходе формируется yk – работа ЦА останавливается и РА обнуляется;
6) с мультиплексора и первых 4 бит РСЛ на РА поступает адрес следующей строки прошивки.
7) алгоритм переходит на шаг 2.
Функциональная схема находится в приложении.