2 Конкретизация технического задания

Тема проекта: «Двоично-десятичный счетчик с преобразователем кодов на выходе».

Исходные данные:

1. Тип счетчика – суммирующий.

2. Внутренний код счетчика – «5-4-2-1».

3. Выходной код – «6-3-2-1».

4. Тип триггеров – RS.

5. Элементная база – ТТЛ.

6. Организация переносов в счетчике – синхронный (параллельный).

7. Синхронизация – отрицательным фронтом.

Проектируемый счетчик состоит из непосредственно суммирующего счетчика, осуществляющего подсчет приходящих импульсов в коде 5-4-2-1, и преобразователя кодов, подключенного к входу счетчика (рисунок 2.1)

Назначение выводов:

W – вход разрешения установки

X₀ – X₃ – входы предварительной установки

C – вход счётных импульсов

R_a – вход сброса в ноль

Р – выход переноса

Рисунок 2.1 - Условно-графическое двоично-десятичного счетчика с предварительной установкой

Счетчик устанавливается в предварительное состояние при наличии на входе W напряжения высокого уровня и поступлении положительного фронта синхросигнала. В этом случае разрешена подача сигналов на триггеры через входы предварительной установки Х₀ – Х₃.

Таблица состояний счетчика:

Режим работы	Входы			Выход
	W	Ra	C	Qn
Сброс		0		0
П  араллельная загрузка	1	1		Qпред
С  чет	0	1		Qt+1
Хранение		1	0/1	Qt

3 Выбор и описание работы элементной базы

В данном курсовом проекте заданный тип триггеров – RS, элементная база ТТЛ.

Отличительной особенностью ТТЛ логики является наличие многоэмиттерного транзистора. Данный элемент ставится на входе схемы и выполняет логическую операцию «И». Опишем принцип работы элемента 2И-НЕ со сложным инвертором, показанного на рисунке 3.1. При подаче напряжения одновременно на входы А и B закрываются эмиттерные переходы многоэмиттерного транзистора VT1, в результате чего возрастание потенциала на базе VT2 приводит к открытию его эмиттерного перехода. Транзисторы VT3, VT4 оказываются закрытыми, а транзистор VT6 наоборот открывается, в результате чего на выходе F формируется напряжение низкого уровня (логический «0»). Если хотя бы один эмиттерный переход VT1 открыт (т.е. хотя бы на один из входов подано напряжение логического «0»), то потенциала на базе VT2 оказывается недостаточно для отпирания его эмиттерного перехода и транзистор VT2 оказывается закрытым. Растет потенциал на базе транзистора VT3, он открывается, затем открывается VT4 и на выходе формируется значение логической «1».

Рисунок 3.1 – Схема электрическая ТТЛ элемента 2И-НЕ

Элементы VT3 и VT4 образуют эмиттерный повторитель по схеме Дарлингтона, который служит для обеспечения высокой скорости заряда емкости нагрузки большим током при уровне логической «1» на выходе. Резистор R5 ограничивает этот ток и защищает транзистор VT4. Номинал резистора R1 определяет величину входного тока. Резистор R6 служит для ограничения сквозного тока в момент переключения схемы, когда один из транзисторов VT4 или VT6 еще не до конца открыт, а второй еще не закрыт. Корректирующая цепочка на транзисторе VT5 и резисторах R3, R4 улучшает передаточную характеристику, используется для подавления тока Миллера.

Входные трансляторы – логические элементы, защищающие схему от внешних воздействий (помехи, статическое электричество, «звон»), а также обеспечивающие ее согласование с подключаемыми на вход устройствами и схемами. Схема входного инвертирующего транслятора показана на рисунке 3.2. Диод VD – антизвонный.

Рисунок 3.2 – Входной инвертирующий транслятор

Выходные трансляторы также защищают схему от внешних воздействий, но кроме прочего должны обеспечивать высокую нагрузочную способность. Электрическая схема выходного инвертирующего транслятора показана на рисунке 3.4. Диод VD2 – антизвонный [5].

Рисунок 3.4 – Выходной инвертирующий транслятор

Структурная схема двухтактного синхронного RS-триггера приведена на рисунке 3.5.

Рис. 3.5. Структурная схема двухступенчатого тактируемого RS-триггера

Работа данного триггера описана в аналитическом обзоре. Вход R_a отвечает за асинхронный сброс. При R_a=0 (S_a=0) на выходе Q счетчика установится уровень логического «0» («1»). При R_a=1 (S_a=1) счетчик работает в обычном режиме. Описания логических элементов, используемых в данном триггере, приведены выше.