Контрольные вопросы для защиты:

1. Что такое логическая схема последовательностного типа?

Ранее рассматривались комбинационные логические схемы, состояние которых однозначно определяется состоянием входов в данный момент времени и не зависит от предшествующего состояния входов. В тоже время существуют схемы, состояние выходов которых в любой момент времени зависит не только от состояния входов в данный момент времени, но и от внутреннего состояния схемы в тот же момент времени. Следовательно, в число переменных, от которых зависит выходная функция, должно входить время. Но время не является двоичной переменной. Поэтому вводится понятие автоматного времени, принимающего дискретные целочисленные значения 0, 1, 2… . Это означает, что работа последовательностных схем распадается на ряд интервалов, в течение которых автоматное время принимает постоянное значение. Любая последовательностная схема может быть реализована с помощью набора логических операций и элементов памяти. В структурном отношении последовательностная схема состоит из двух составляющих: комбинационной логической схемы и памяти, через которую реализуется обратная связь (рис.2.1). Рис. 2.1. Последовательностная схема На входы комбинационной схемы подаются внешние сигналы Х и внутренние вторичные сигналы У, которые снимаются с выходов памяти. В результате этого возникают выходные сигналы Z и внутренние сигналы У, подаваемые на вход запоминающего устройства. Запоминающее устройство может задерживать сигнал У на величину автоматного времени или запоминать и хранить их до тех пор, пока не поступят новые сигналы. Для реализации запоминающих устройств широко используются триггерные схемы различного класса. В последовательностных схемах (ПС) выходные сигналы зависят не только от комбинаций входных, но и от значений самих выходных сигналов в предшествующий момент времени. Для работы ПС принципиальное значение имеет время задержки распространения tзд.р. Простейшей ПС является триггер.

3. Для чего используются триггеры в последовательностных схемах?

Триггером называют последовательностную схему с положительной обратной связью и двумя устойчивыми состояниями 0 и 1 (то есть триггер обладает свойством памяти) . В общем случае триггер может иметь асинхронные входы предварительной установки, тактовый или синхронизирующий и информационные входы.

Описать функционирование триггеров различных типов:

1. RS-триггеров;

Одна из наглядных схем реализации асинхронного RS-триггера на базе двух элементов 2И-НЕ(NAND2)

S	R	Q(t)	Q(t+1)
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	*
1	1	1	*

RS-триггер^[13][14], или SR-триггер — триггер, который сохраняет своё предыдущее состояние при нулевых входах и меняет своё выходное состояние при подаче на один из его входов единицы. При подаче единицы на вход S (от англ. Set — установить) выходное состояние становится равным логической единице. А при подаче единицы на вход R (от англ. Reset — сбросить) выходное состояние становится равным логическому нулю. Если RS-триггер синхронный, то состояние его входов учитывается только в момент тактирования, например по переднему фронту импульса. Состояние, при котором на оба входа R и S одновременно поданы логические единицы, является запрещённым. Так, например, схема RS-триггера, изображённая на рисунке, при подаче на оба инверсных входа логического нуля перейдёт в состояние, когда на обоих выходах будут единицы, что не соответствует логике выхода триггера, поскольку инверсный выход будет равен неинверсному , то есть .

RS-триггер используется для создания сигнала с положительным и отрицательным фронтами, отдельно управляемыми посредством стробов, разнесённых во времени.

RS-триггеры иногда называют RS-фиксаторами^[15].

2. D-триггеров;

Символ D-триггера с дополнительными асинхронными входами S и R

D	Q(t)	Q(t+1)
0	0	0
0	1	0
1	0	1
1	1	1

D-триггер (D от англ. delay — задержка)^[19][20] — запоминает состояние входа и выдаёт его на выход. D-триггеры имеют, как минимум, два входа: информационный D и синхронизации С. Сохранение информации в D-триггерах происходит в момент прихода активного фронта на вход С. Так как информация на выходе остаётся неизменной до прихода очередного импульса синхронизации, D-триггер называют также триггером с запоминанием информации или триггером-защёлкой. Рассуждая чисто теоретически, D-триггер можно образовать из любых RS- или JK-триггеров, если на их входы одновременно подавать взаимно инверсные сигналы.

D-триггер в основном используется для реализации защёлки. Так, например, для снятия 32 бит информации с параллельной шины, берут 32 D-триггера и объединяют их входы синхронизации для управления записью информации в защёлку, а 32 D входа подсоединяют к шине.

3. T-триггеров;

Изображение T-триггера на схемах.

Работа схемы T-триггера (при T=1) на базе восьми 2И-НЕ логических вентилей. Слева — входы, справа — выходы. Синий цвет соответствует 0, красный — 1

T	Q(t)	Q(t+1)
0	0	0
0	1	1
1	0	1
1	1	0

Т-триггер^[21][22] по каждому такту изменяет своё логическое состояние на противоположное при единице на входе Т, и не изменяет выходное состояние при нуле на входе T. Т-триггер часто называют счётным триггером. Т-триггер может строиться как на JK, так и на D-триггерах. Как можно видеть в таблице истинности JK-триггера, он переходит в инверсное состояние каждый раз при одновременной подаче на входы J и K логической 1. Это свойство позволяет создать на базе JK-триггера Т-триггер, объединяя входы J и К. Наличие в D-триггере динамического С входа позволяет получить на его основе T-триггер. При этом вход D соединяется с инверсным выходом, а на вход С подаются счётные импульсы. В результате триггер при каждом счётном импульсе запоминает значение , то есть будет переключаться в противоположное состояние.

Т-триггер часто применяют для понижения частоты в 2 раза, при этом на Т вход подают единицу, а на С — сигнал с частотой, которая будет поделена.

4. JK-триггеров.

Символ JK-триггера с дополнительными асинхронными входами S и R, аналогично представлению в среде разработки Altera Quartus

J	K	Q(t)	Q(t+1)
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

5. JK-триггер^[16][17] работает так же как RS-триггер, с одним лишь исключением: при подаче логической единицы на оба входа J и K состояние выхода триггера изменяется на противоположное. Вход J (от англ. Jump — прыжок) аналогичен входу S у RS-триггера. Вход K (от англ. Kill — убить) аналогичен входу R у RS-триггера. При подаче единицы на вход J и нуля на вход K выходное состояние триггера становится равным логической единице. А при подаче единицы на вход K и нуля на вход J выходное состояние триггера становится равным логическому нулю. JK-триггер в отличие от RS-триггера не имеет запрещённых состояний на основных входах, однако это никак не помогает при нарушении правил разработки логических схем. На практике применяются только синхронные JK-триггеры, то есть состояния основных входов J и K учитываются только в момент тактирования, например по положительному фронту импульса на входе синхронизации.

6. На базе JK-триггера возможно построить D-триггер или Т-триггер. Как можно видеть в таблице истинности JK-триггера, он переходит в инверсное состояние каждый раз при одновременной подаче на входы J и K логической 1. Это свойство позволяет создать на базе JK-триггера Т-триггер, объединив входы J и К^[18].

4. Как построить T-триггер на базе JK-триггера?

Т-триггер

Т-триггер - это счетный триггер. Т-триггер имеет один вход (вспомогательные входы принудительной установки “0” и “1” не рассматриваются), куда подают тактирующие (счетные ) импульсы. После подачи каждого тактирующего импульса состояние Т-триггера меняется в обратное (инверсное) предыдущему состоянию (аналогично состоянию JK-триггера при комбинации входных переменных J=1 и K=1). Т-триггеры строятся только на базе двухступенчатых (RS, D, JK) триггеров. Т-триггер можно синтезировать из любого типа двухступенчатого триггера. Рассмотрим пример синтеза Т-триггера из JK-триггера. Для этого Т-триггер представим как совокупность комбинационного устройства КУ и JK-триггера (рис. 3.19). Приведенное на рис.3.19, (а) комбинационное устройство должно обеспечить на выходах J и K соответствующие сигналы управления RS-триггером (при подаче на его входы сигналов Q и Т), в соответ-ствии с таблицей состояний (рис. 3.19, б). Карты Карно, с помощью которых получены минимальные формы логических выражений для функций J и K, приведены на рис 3.20. полученных логических выражений следует, что для построения Т-триггера, достаточно объединить входы C, J, K JK-триггера, как показано на рис. 3.21. Рис. 3.21. Схема Т – триггера, выполненного на базе JK - триггера Счетный триггер можно синтезировать и на базе D-тригера. Рассмотрим пример реализации Т-триггера на базе D-триггера, управляемого фронтом синхроимпульса. Совмещенная таблица состояний синтезируемого триггера и D-триггера приведена на рис. 3.22, (а). Карта Карно, используемая для минимизации логического выражения функции, КУ, содержит всего один контур с двумя клетками и, следовательно, функция будет содержать тоже всего одну переменную (рис. 3.22, б). Из логического выражения функции D следует, что для получения счетного триггера из D-триггера, достаточно соединить инверсный выход D-триггера с его входом “D” (рис. 3.23). Временные диаграммы, поясняющие принцип работы счетного триггера приведены на рис. 3.24. Из временных диаграмм следует, что переключение состояния счетного триггера, выполненного на базе D-триггера, происходит в моменты поступления передних фронтов синхроимпульсов. Частота следования импульсов на выходе счетного триггера в два раза меньше частоты входных синхроимпульсов, что позволяет их использовать в качестве делителей частоты. Если один счетный триггер позволяет делить частоту на два, то для реализации делителя частоты на четыре потребуется два триггера, соединенных последовательно и т.д.

4. В чем разница асинхронного и синхронного триггеров?

Асинхронные (нетактируемые) - переход в новое состояние происходит по изменению состояния управляющих (информационных) входов.

Синхронные (тактируемые) - переход в новое состояние происходит по сигналу на специальном тактовом (синхронизации) входе (С / CLK / CLOCK).

4. Привести схему асинхронного RS-триггера на элементах И-НЕ.

4. Назначение и функционирование основных типов БОЭ последовательностного типа:

1. накопительные регистры.

2. регистры-защелки.

3. сдвигающие регистры.

Регистр (цифровая техника)

[править]

Материал из Википедии — свободной энциклопедии

Текущая версия (не проверялась)

Перейти к: навигация, поиск

У этого термина существуют и другие значения, см. Регистр.

4-х разрядный сдвиговый регистр, преобразователь последовательного кода в параллельный и обратно

Регистр — последовательностное логическое устройство, используемое для хранения n-разрядных двоичных слов (чисел) и выполнения преобразований над ними.

Регистр представляет собой упорядоченную последовательность триггеров, число которых соответствует числу разрядов в слове. С каждым регистром обычно связано комбинационное цифровое устройство, с помощью которого обеспечивается выполнение некоторых операций над словами.

Фактически любое цифровое устройство можно представить в виде совокупности регистров, соединённых друг с другом при помощи комбинационных цифровых устройств.

Основой построения регистров являются D-триггеры, RS-триггеры.

Операции в регистрах

Типичными являются следующие операции:

• приём слова в регистр;

• передача слова из регистра;

• поразрядные логические операции;

• сдвиг слова влево или вправо на заданное число разрядов;

• преобразование последовательного кода слова в параллельный и обратно;

• установка регистра в начальное состояние (сброс).

Классификация регистров

Регистры классифицируются^[1] по следующим видам:

• накопительные (регистры памяти, хранения)^[2][3];

• сдвигающие^{[4][5][6][7][8][9][10][11][12][13][14]}.

В свою очередь сдвигающие регистры делятся:

• по способу ввода-вывода информации:

• параллельные - запись и считывание информации происходит одновременно на все входы и со всех выходов^[15];

• последовательные - запись и считывание информации происходит в первый триггер, а та информация, которая была в этом триггере, перезаписывается в следующий - то же самое происходит и с остальными триггерами^[16][17];

• комбинированные;

• по направлению передачи информации:

• однонаправленные;

• реверсивные^[18][19].

• по основанию системы счисления

• • двоичные

• троичные

  • десятичные

Типы регистров

Регистром называется функциональный узел, осуществляющий приём, хранение и передачу информации. Регистры состоят из группы триггеров, обычно D. По типу приёма и выдачи информации различают 2 типа регистров:

• С последовательным приёмом и выдачей информации — сдвиговые регистры.

• С параллельным приёмом и выдачей информации — параллельные регистры.

Сдвиговые регистры представляют собой последовательно соединённую цепочку триггеров. Основной режим работы — сдвиг разрядов кода от одного триггера к другому на каждый импульс тактового сигнала.

Регистры процессора

По назначению регистры процессора различаются на:

• аккумулятор — используется для хранения промежуточных результатов арифметических и логических операций и инструкций ввода-вывода;

• флаговые — хранят признаки результатов арифметических и логических операций;

• общего назначения — хранят операнды арифметических и логических выражений, индексы и адреса;

• индексные — хранят индексы исходных и целевых элементов массива;

• указательные — хранят указатели на специальные области памяти (указатель текущей операции, указатель базы, указатель стэка);

• сегментные — хранят адреса и селекторы сегментов памяти;

• управляющие — хранят информацию, управляющую состоянием процессора, а также адреса системных таблиц.