2.8 Поясните причину возникновения сдвига фазы тактового сигнала (clock skew).
Clock skew (или timing skew) это явление в синхронных цифровых схемах, когда синхросигнал, поступающий из схемы синхронизации, приходит на разные элементы схемы с разной задержкой. Это явление может быть вызвано следующим рядом причин:
Различия в длине соединительных проводников
Различия температурных характеристик проводников
Различия в промежуточных устройствах
Емкостная связь
Несовершенство используемых материалов
Различие ёмкостных сопротивлений на входах устройств, использующих тактирующий сигнал данного генератора
Чем больше возрастает частота генератора, тем более серьёзные требования должны предъявляться задержкам.
2.9 Приведите численные соотношения, выражающие критерии работоспособности синхронной
схемы.
Критерии работоспособности синхронной схемы (если не выполнены, то в триггер может быть
защелкнуто недостоверное значение, либо он перейдет в метастабильное состояние):
Tclk + Tskew ≥ Tco + Tc + Ti + Tsu
Tco + Tc + Ti + Tsu ≥ Tskew + Th
Невыполнение первого критерия называется нарушением времени предустановки триггера (setup violation) — данные приходят на триггер слишком близко к фронту тактового сигнала
Невыполнение второго критерия называется нарушением времени удержания триггера (hold violation) — тот фронт тактового сигнала, по которому данные были выставлены триггером-источником, защелкивает их и в триггер-приемник, хотя на самом деле защелкивать их должен следующий фронт (это нарушение возможно,
только если Tskew >> Tc + Ti)
Tskew > 0, если тактовый сигнал раньше приходит на регистр-источник данных
Tskew < 0, если тактовый сигнал раньше приходит на регистр-приемник данных
Tskew = 0, если тактовый сигнал одновременно приходит на регистры
2.10 Поясните понятие метастабильного состояния. В каких случаях цифровая схема может попасть в метастабильное состояние?
Состояние
метастабильности триггера подобно
неустойчивому состоянию шарика,
находящегося на вершине конического
холма. Такая ситуация иллюстрируется
рисунком 1. Обычно триггер не может долго
находиться в состоянии метастабильности
и быстро возвращается в одно из стабильных
состояний. Время нахождения в метастабильном
состоянии зависит от уровня шумов схемы
и использованной технологии изготовления
микросхем.
Если синхросигнал попадёт точно на момент перехода входным сигналом порогового уровня, то триггер на некоторое время может попасть в неустойчивое метастабильное состояние, при котором напряжение на его выходе будет находиться между уровнем логического нуля и логической единицы. Это может привести к нарушению правильной работы цифрового устройства.
2.11 Приведите схему, обеспечивающую защиту от метастабильности.
2.12 Назовите основные источники асинхронных сигналов.
Асинхронные сигналы:
● внешние сигналы (периферийные интерфейсы, HMI)
● домены синхронизации – части одной схемы, тактируемые от разных тактовых сигналов
13. Даны параметры синхронной схемы: параметры элементов памяти: Tco = 1нс, Tsu = 2 нс, Th = 1 нс, задержка в КС (max) Tc = 5 нс, задержка в проводах Ti = 3 нс. Определить максимально допустимую частоту работы схемы.
Tsum = Tco + Tsu + Tc + Ti = 11 нс
F = 1/Tsum = 91 МГц
14. Даны параметры синхронной схемы: параметры элементов памяти: Tco = 500пс, Tsu = 1 нс, Th = 1 нс, задержка в КС (min) Tc = 3 нс, задержка в проводах Ti = 2 нс. Частота работы схемы Tclk = 100Мгц. Определить предельно допустимый сдвиг фазы тактового сигнала.
Tclk + Tskew >= Tco +Tc + Ti + Tsu
Tco +Tc + Ti + Tsu = 6,5 нс
Tclk = 1/100 = 10 нс
Tskew >= -3,5 нс
Tskew < 0, если тактовый сигнал раньше приходит на регистр-приемник данных
15. Дана синхронная схема:
Задержка в вентилях 2 нс. Задержка в проводах 0. Tco = 500пс, Tsu = 1 нс, Th = 1 нс. Определить максимально допустимую частоту работы схемы.
Tsum = 2*Tgate + Tsu + Tco =6.5 нс
F = 1/Tsum = 154 МГц