
- •7 Форма представления чисел с фиксированной точкой
- •8 Форма представления чисел с плавающей точкой
- •9 Форматы двоично-десятичных чисел
- •10. Машинные коды
- •Прямой код
- •Обратный код
- •. Дополнительный код
- •11 Составные части компьютера
- •12 Логические элементы
- •13. Триггеры
- •2.12.2. Асинхронный rs-триггер
- •2.12.3. Синхронный rs-триггер
- •2.12.3. Двухтактный rs-триггер
- •14 Асинхронный и синхронный d-триггеры
- •17. Дешифраторы
- •18 Одноразрядный сумматор
- •Полусумматор
- •19. Многоразрядные сумматоры
- •20 Двоично-десятичные сумматоры
- •21 Мультиплексоры
- •22. Демультиплексоры
- •23. Регистры
- •24 Счетчики
- •25 Двоично-десятичные счетчики
- •26 Классификация архитектур системы команд
- •27 Классификация по составу и сложности команд
- •28 Классификация по месту хранения операндов
- •29 Архитектура с выделенным доступом к памяти
- •30 Типы команд
- •Команды пересылки данных
- •Операции с целыми числами
- •Операции с числами в форме с плавающей запятой
- •Логические операции
- •Операции сдвигов
- •Операции с десятичными числами
- •Simd-команды
- •Команды для работы со строками
- •Команды преобразования
- •Команды ввода/вывода
- •Команды управления системой
- •Команды управления потоком команд
- •31 Формат команд
- •Длина команды
- •Разрядность полей команды
- •32 Выбор адресности команд
- •33. Способы адресации операндов
- •Непосредственная адресация
- •Прямая адресация
- •Косвенная адресация
- •Регистровая адресация
- •34 Косвенная регистровая адресация
- •Адресация со смещением
- •Относительная адресация
- •35 Базовая регистровая адресация
- •Индексная адресация
- •Страничная адресация
- •Блочная адресация
- •36 Распространенность различных видов адресации
- •Способы адресации в командах управления потоком команд
- •37 Функциональная организация фон-неймановской вычислительной машины
- •38 Устройство управления
- •39 Арифметико-логическое устройство
- •40 Основная память
- •Модуль ввода/вывода
- •41. Стандартный цикл команды
- •42 Организация шин
- •43 Шины «процессор-память»
- •Шина ввода/вывода
- •44 Системная шина
- •45 Иерархия шин
- •46 Арбитраж шин
- •47 Протокол шины
- •48 Методы повышения эффективности шин
- •49 Стандартизация шин
2.12.3. Синхронный rs-триггер
Этот триггер имеет дополнительно вход С, на который поступает синхросигнал. Информационные сигналы R и S могут изменять состояние триггера только при значении синхросигнала С = 1. Таблица переходов синхронного RS-триггера состоит из двух частей. Первая часть таблицы описывает переходы триггера при С = 1 и совпадает с таблицей переходов асинхронного триггера (табл. 2.4). Когда С = 0, триггер не меняет своего состояния при любой комбинации сигналов на информационных входах и логика его переходов может быть описана табл. 2.6.
Таблица 2.6. Переходы синхронного RS-триггера
Входы |
Состояния |
|||
R |
S |
C |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
Запрещенная комбинация |
При С = 0 разрешенными являются любые комбинации входных сигналов, в том числе R = 1, S = 1.
На рис. 2.15 приведены функциональные схемы синхронных RS-триггеров, реализованных на элементах И-НЕ и И-ИЛИ-НЕ, и их условное графическое обозначение. Кроме основных входов R и S там показаны дополнительные входы R1 и S1, которые являются асинхронными. При подаче сигналов на них состояние триггера может изменяться независимо от значения сигнала С. В каждый момент времени можно управлять переходами триггера только с помощью синхронных или только с помощью асинхронных входов.
Рис. 2.15. Синхронный RS-триггер:
а – на элементах И-НЕ; б – на элементах И-ИЛИ-НЕ;
в – условное графическое обозначение
2.12.3. Двухтактный rs-триггер
Триггеры используются в различных узлах ЭВМ, между которыми осуществляется передача информации. Устойчивая работа цепочки триггеров происходит только в том случае, когда запись новой информации в триггер производится после считывания прежней и передачи ее в следующий по цепочке триггер.
Это возможно при использовании двух серий синхроимпульсов, сдвинутых относительно друг друга на полпериода. Такой принцип управления и синхронизации применяется в двухтактных триггерах. Двухтактные триггеры используются в сдвигающих регистрах, а также в качестве элементов памяти в цифровых автоматах с памятью для устранения эффекта гонок.
Простейшая схема двухтактного RS-триггера может быть построена из двух однотактных, причем синхросигналы на входы С первого и второго триггеров должны подаваться в противофазе. Это делается с помощью инвертора (рис. 2.16, а).
Рис. 2.16. Двухтактный RS-триггер:
а – схема; б – условное графическое обозначение;
в – временная диаграмма работы
В основном поле условного графического обозначения двухтактного триггера записываются две буквы Т (рис. 2.16, б). Особенности переключения двухтактного триггера из одного состояния в другое поясняются временной диаграммой (рис. 2.16, в).
Пусть оба триггера находятся в состоянии «0» и на входы триггера поступают сигналы S = 1 и R = 0 (запись в триггер сигнала «1»). При поступлении на вход RS-триггера сигнала С = 1 входная информация по переднему фронту сигнала С запоминается в первом однотактном триггере (он переходит в состояние «1»). Второй однотактный триггер хранит информацию о предыдущем состоянии, так как на его входе С = 0.
По окончании действия синхросигнала (по заднему фронту), т.е. при С = 0, первый триггер переходит в режим хранения, а информация с выходов первого триггера передается на вход второго триггера. Так как на входе второго триггера сигнал С = 1, он также переходит в состояние «1». В результате к началу следующего такта на выходе двухтактного RS-триггера появится сигнал состояния, соответствующего входной информации. Аналогичным образом производится запись в двухтактный триггер сигнала нуля. Для установки RS-триггера в «0» или «1» независимо от присутствия сигнала на входе С в схему вводят прямые или инверсные входы R и S асинхронной установки (рис. 2.17, а) и отображают их на условном графическом обозначении (рис. 2.17, б).
Рис. 2.17. Двухтактный RS-триггер с дополнительными входами R и S:
а – схема; б– условное графическое обозначение