- •Этапы выполнения задания:
- •3.3 Выбор элементной базы портов ввода-вывода
- •4 Расчет принципиальной схемы адресного селектора для сопряжения процессорного блока и элементов памяти
- •– Это линии .
- •На основании полученных логических уравнений построим принципиальную схему адресного селектора. Схематическое изображение показано на рисунке 5.1.
- •6 Постановка задачи
- •6.1 Структура микроконтроллера mcs – 51
- •Int0#, int1# – входы внешних запросов на прерывание программы;
- •6.2 Выбор элементной базы
- •Список литературы:
RxD – входной сигнал последовательного порта UART (receive data);
TxD – выходной сигнал последовательного порта UART (transmit data);
Int0#, int1# – входы внешних запросов на прерывание программы;
T0, T1 – входы для импульсов, которые можно подсчитывать таймерами.
Таблица 6.1. Описание выводов модели MCS - 51
-
№ выв.
Обозначение
Назначение
1..8
Р1[0..7]
8–ми битовый квазидвунаправленный порт ввода/вывода
9
RST
Сигнал сброса (активный уровень – высокий);
Сигнал RST обнуляет : PC и большинство Регистров Специальных Функций (SFR), запрещая все прерывания и работу таймеров; выбирает Банк РОНов 0; записывает в порты Р0_Р3 "все единицы", подготавливая их на ввод; записывает код 07H в указатель стека (SP);
10..17
P3[0..7]
P3[0]
P3[1]
P3[2]
P3[3]
P3[4]
P3[5]
P3[6]
P3[7]
8–ми битовый квазидвунаправленный порт ввода/вывода; после записи в соответствующий разряд "1" – выполняет дополнительные (альтернативные) функции:
Вход последовательного порта – RxD;
Выход последовательного порта – TxD;
Вход внешнего прерывания 0 – ~INT0;
Вход внешнего прерывания 1 – ~INT1;
Вход таймера/счетчика 0 – Т0;
Вход таймера/счетчика 1 – Т1;
Выход строб. сигнала при записи в ВПД – ~WR;
Выход строб. сигнала при чтении из ВПД – ~RD;
18, 19
X1, X2
Выводы для подключения кварцевого резонатора или LC–контура;
20
GND
Общий вывод;
21..28
P2[0..7]
8–ми битовый квазидвунаправленный порт ввода /вывода; или выход адреса A[8_15] в режиме работы с внешней памятью (ВПП или ВПД);
29
PME
Строб чтения Внешней Памяти Программ, выда–ется только при обращении к внешнему ПЗУ;
30
ALE
Строб адреса Внешней памяти (ВПП или ВПД);
31
ЕА
Отключение РПП, уровень "0" на этом входе пе–реводит МК на выборку команд только из ВПП;
39..32
Р0[0..7]
8–ми битовый двунаправленный порт ввода/ вывода; при обращении к Внешней Памяти выдает адреса A[0_7] (которые записываются во внешний регистр по сигналу ALE), а затем обменивается байтом синхронно с сигналом ~PME (для команд) или ~WR,~RD (для данных в ВПД), при обращении к Внешней Памяти в регистр порта Р0 записываются все единицы, разрушая хранимую там информацию;
40
Ucc
Вывод напряжения питания
6.2 Выбор элементной базы
Аналоговые входы реализуем на 12-ти параллельном, 2-х канальном АЦП.
Схема приведена на рис. 6.2.
Рисунок 6.2 – Условно – графическое обозначение АЦП
Аналоговые выходы реализуем на внешнем ШИМ, однако сигнал нужно масштабировать. ШИМ используется в данной схеме алгоритмически, т.е. используется таймер на одном из выходов формирователя. Схема для масштабирования приведена на рис. 6.3
Рисунок 6.3 – Схема для масштабирования сигнала
Дискретные выходы представлены обмоткой управления реле сигналом и семисегментными индикаторами схемы приведены на рис.6.4 и рис.6.5 соответственно.
Uвх
Рисунок 6.4 – Обмотка управления реле сигналом
Рисунок 6.5 – Условно-графическое обозначение ССИ
Дискретные входы представлены Кн по «0» и интерфейсом «токовая петля».
Схемы приведены на рис.6.6 и рис.6.7 соответственно.
Рисунок 6.6 – Кнопки в замкнутом нажатом состоянии, дающие уровень «0»
Рисунок 6.7 – Интерфейс «токовая петля»
Принципиальная электрическая схема микроконтроллерной системы представлена в ПРИЛОЖЕНИИ.
