3.3 Выбор элементной базы портов ввода-вывода

Для реализации портов ввода-вывода в соответствии с заданием выбираем

микросхему КР580ВВ55А – программируемый параллельный интерфейс. Графическое изображение микросхемы показано на рис. 3.3. Количество реализуемых портов – 4 шт.

Рисунок 3.3 - Условное графическое обозначение микросхемы КР580ВВ55

Назначение выводов :

– сброс;

– запись информации;

– чтение информации;

– выбор микросхемы;

A₀, A₁ – входы для адресации внутренних регистров;

D0…D7 - входы/выходы данных;

GND – общий;

– напряжение питания;

РA0…РA7 – входы/выходы канала А;

РB0…РB7 – входы/выходы канала B;

РC0…РC7 – входы/выходы канала C.

4 Расчет принципиальной схемы адресного селектора для сопряжения процессорного блока и элементов памяти

Необходимо разработать схему адресного селектора для блока памяти, имеющего следующую структуру:

- область ПЗУ: объем ; адрес начала области – 0000h;

емкость микросхем ;

- область ОЗУ: объем ; адрес начала области – А000h;

емкость микросхем: ;

- объем адресного пространства процессора ;

- разрядность шины адреса m =16.

Анализ области ПЗУ:

Для внутренней адресации микросхем РППЗУ следует использовать следующее количество адресных линий:

– Это линии .

Требуемое количество микросхем ПЗУ составляет: .

Чтобы сформировать сигнал , используем такое количество адресных линий: – это линии . Т.к. во второй схеме РППЗУ из 8 К мы используем 2, то для формирования сигнала необходимо 5 адресных линий ( ).

Анализ области ОЗУ:

Для внутренней адресации микросхем ОЗУ следует использовать такое количество адресных линий

линий, т.е. это линии

Требуемое количество микросхем ОЗУ составляет:

Таким образом, нужно формировать один сигнал - для микросхемы ОЗУ. Для этого следует использовать такое количество адресных линий: – это линии .

Принцип дешифрации входных сигналов адресного селектора может быть выражен таблицей адресных сигналов (таблица 4.1).

Таблица 4.1 Принцип дешифрации входных сигналов АС

Адресные линии					Формируемый сигнал управления микросхемой памяти
0	0	0			Сигнал для адресов 0000h-1FFFh (емкость 8К)
0	0	1	0	0	Сигнал для адресов 2000h-27FFh (емкость 2К)
1	0	1			Сигнал для адресов А000h-ВFFFh (емкость 8К)

Запись логических функций для формирования сигналов разрешения работы микросхем памяти на основании таблицы адресных сигналов представлена в таблице 4.2.

Таблица 4.2. Логические функции формирования сигнала

Область	Логическое уравнение
0000h – 1FFFh	= А15•А14•А13
2000h-27FFh	=А15•А14•А13•А12•А11
А000h-ВFFFh	= А15•А14•А13

Построение схемы адресного селектора

Для формирования адресного селектора элементов памяти будем использовать дешифратор с организацией (3х8) – микросхему К155ИД12. При этом на входы 0, 1, 2 будем подавать сигналы с ША А₁₃, А₁₄, А₁₅.

Рисунок 4.1 – Схема адресного селектора для сигналов CS_озу и CS_пзу

5 РАСЧЕТ ПРИНЦИПИАЛЬНОЙ СХЕМЫ АДРЕСНОГО СЕЛЕКТОРА ДЛЯ СОПРЯЖЕНИЯ ПРОЦЕССОРНОГО БЛОКА И ПОРТОВ ВВОДА-ВЫВОДА

Необходимо разработать адресный селектор для 4-х микросхем КР580ВВ55А. При этом начальный адрес адресного пространства СП – 8АF0h. Распишем адреса для каждой микросхемы:

HEX – представление: Двоичное представление:

8АF0h – 8АF3h (1000 1010 1111 0000 b) – (1000 1010 1111 0011 b): ВВ1

8АF4h – 8АF7h (1000 1010 1111 0100 b) – (1000 1010 1111 0111 b): ВВ2

8АF8h – 8АFBh (1000 1010 1111 1000 b) – (1000 1010 1111 1011 b): ВВ3

8АFCh – 8АFFh (1000 1010 1111 1100 b) – (1000 1010 1111 1111 b): ВВ4

Для адресации внутри микросхемы достаточно 2-х бит – проводники А0 и А1 шины адреса подключаем к адресным входам А0, А1 портов ввода-вывода. Остальные 14 битов адреса используем для формирования сигналов CS микросхем ввода-вывода.