МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ, МОЛОДЕЖИ И СПОРТА УКРАИНЫ
Национальный аэрокосмический университет им. Н.Е. Жуковского
“Харьковский авиационный институт”
Кафедра систем управления летательными аппаратами
домашнеЕ заданиЕ
по дисциплине “ Микроконтроллерные вычислители ”
ХАИ.ДЗ.301.6.051103.340.19
Выполнила:
студент гр.340 Папазян Д.З.
Проверил доцент каф.301
Джулгаков В.Г.
2012
1 ПОСТАНОВКА ЗАДАЧИ
Цель: рассчитать принципиальную электрическую схему адресного селектора, элементов памяти и портов ввода–вывода в составе микропроцессорной системы.
Вариант 19
Номер в группе |
Структура памяти |
Объем памяти |
Начальный адрес |
Реализация портов ВВ |
Кол-во ИС |
Начальный адрес |
19 |
РППЗУ-ЭС ОЗУ |
10К 8К |
0000h A000h |
ВВ55 |
4 |
8AF0h – СП |
Принятые сокращения:
ОЗУ – оперативное запоминающее устройство
РППЗУ-ЭС – репрограммируемое ПЗУ с электрическим стиранием
СП – адресное пространство системной памяти
ИС – интегральная микросхема
ВВ55 – микросхема универсальных портов ввода-вывода К580ВВ55
Этапы выполнения задания:
Проанализировать функциональную схему и интерфейсные характеристики типового микропроцессорного блока (по материалам лекций), который формирует физически раздельные шины адреса, данных и управления. Повторить назначение сигналов управления, формируемых процессорным блоком. Назначение элементов процессорного блока и сигналов управления привести в пояснительной записке.
Выбрать элементную базу запоминающих устройств и портов ввода-вывода и рассчитать необходимое количество микросхем для реализации заданных адресных областей.
Рассчитать принципиальные схемы адресных селекторов для сопряжения элементов памяти и портов ввода-вывода с системной шиной адреса.
Построить принципиальную электрическую схему микропроцессорной системы (процессорный блок – как функциональная схема).
АНАЛИЗ ФУНКЦИОНАЛЬНОЙ СХЕМЫ И ИНТЕРФЕЙСНЫХ ХАРАКТЕРИСТИК ТИПОВОГО МИКРОПРОЦЕССОРНОГО БЛОКА. НАЗНАЧЕНИЕ ЭЛЕМЕНТОВ ПРОЦЕССОРНОГО БЛОКА И СИГНАЛОВ УПРАВЛЕНИЯ
Процессор – функциональный блок, выполненный, как правило, на одной микросхеме и предназначенный для цифровой обработки информации и управления ходом этой обработки на основе кодов команд программы, считываемых из запоминающих устройств.
Рис. 1 – Функциональные схемы типового процессора
и процессорного блока
Процессорный блок – модуль цифровой обработки данных, имеющий стандартизованный интерфейс сопряжения с другими устройствами в рамках вычислителя.
Интерфейс – совокупность аппаратных и программных средств, обеспечивающих совместимость устройств, обменивающихся информацией. Унификация средств общения между устройствами необходима. Попытку построить систему как некоторое целое, состоящее из нескольких частей, при отсутствии стандартного интерфейса можно упорядочить попытке (бесполезной) организовать беседу людей, каждый из которых говорит на своем языке. Аспектами стандартизации интерфейса являются функциональная, электрическая и механическая совместимости.
Шина (магистраль) – группа проводников с общим функциональным назначением.
Шина адреса (ША) – шина для передачи т.н. адресной информации, т.е. чисел, которые используются для указания устройства в системе, которое будет работать с процессором в данный момент; эту информацию формирует процессор.
Шина данных (ШД) – шина для передачи числовых данных для обработки между процессором и памятью или портами ввода-вывода; направление передачи – в процессор или из процессора.
Шина управления (ШУ) – специальные сигналы, формируемые процессором; они нужны для задания режимов работы устройств системы (направление передачи, синхронизация обмена).
Регистр команд (РгК) – используется для фиксации кода команды после считывания его из памяти. В нем фиксируется код операции (КОП).
Регистры операндов служат для хранения данных в процессе их обработки, позволяют избегать постоянных обращений к памяти. По сути, они образуют внутреннюю память процессора. Могут использоваться для хранения или формирования адресов других операндов.
Счетчик команд (РС) – регистр, в котором при выборке или выполнении текущей команды формируется адрес следующей команды. Модификация содержимого РС – средство управления последовательностью выборки команд из памяти и, следовательно, управления ходом вычислительного процесса.
Указатель стека (SP) – регистр, в котором при выполнении программы хранится адрес границы (верхней или нижней) той области памяти, для которой программист использует последовательный механизм доступа к данным.
Регистр адреса – регистр, в котором формируется адрес любого внешнего по отношению к процессору устройства перед обращением к этому устройству. Играет роль накапливающего буфера, из которого адресная информация выставляется на внешнюю шину адреса.
Регистр признаков (F - флаг) – элемент памяти, в котором побитово фиксируются признаки результата операции, выполненной в АЛУ.
Арифметико-логическое устройство (Arithmetic–Logic Unit) – арифметико-логическое устройство (АЛУ), выполняющее действия над двумя словами-операндами, подаваемых на его входы. Результат заносится в один из регистров или пересылается в память.
Генератор тактовых импульсов (ГТИ) – служит для формирования непрерывной последовательности периодических импульсов, синхронизирующих работу процессора и других устройств в системе.
Назначение сигналов управления:
# MemR – чтение из памяти.
# MemW – запись в память.
# IOR – управляющий сигнал, чтение из устройств ввода вывода (УВВ). Сопровождает выполнение команды ввода IN, которая используется для доступа к регистрам УВВ.
# IOW – управляющий сигнал, запись в УВВ. Сопровождает выполнение команды вывода OUT, которая используется для доступа к регистрам УВВ.
# INTA – ответный сигнал подтверждения прерывания формируемый для контроллера прерываний.
3 ВЫБОР ЭЛЕМЕНТНОЙ БАЗЫ
3.1 Выбор элементной базы ОЗУ
Для реализации ОЗУ объемом 8 кбайт выбираем микросхему К537РУ16А 64 кбит (8к8) - статическое оперативное запоминающее устройство (рисунок 3.1).
Требуемое количество микросхем составляет:
,
где
- объем ОЗУ,
-
емкость микросхемы ОЗУ.
Назначение выводов (рисунок 3.1):
A0…А12 -адресные входы
-
вход сигнала разрешения;
-
вход сигнала разрешения выхода;
-
вход сигнала разрешения;
-
вход сигнала записи/считывания;
OV – общий;
U - напряжение питания.
Рисунок 3.1 – Условное графическое обозначение К537РУ16А
3.2 Выбор элементной базы ПЗУ
Для реализации РППЗУ-ЭС объемом 10К выбираем микросхему К1609РР2 емкостью 64 кбит (8к´8) – репрограммируемое ПЗУ с электрическим стиранием. Схематическое изображение микросхемы К1609РР2 показано на рис. 3.2.
Требуемое количество
микросхем составляет:
микросхемы
где
- объем области памяти ПЗУ,
- емкость микросхемы ППЗУ.
Рисунок 3.2 – Графическое отображение микросхемы К1609РР2
Назначение выводов (рис 2.2):
А0…А12 – адресные входы;
DQ0-DQ7 – выходы;
– сигнал разрешения
по выходу;
– вход сигнала
(разрешения обращения);
OВ – общий.