- •Лабораторная работа №1 Моделирование схем цифровых устройств
- •5 Содержание отчета
- •Р исунок 1 – Схема исследования работы двухразрядного сумматора
- •7.2 Изучить синтез логических устройств с помощью логического преобразователя
- •7.3. Исследовать работу универсального триггера
- •7.4. Исследовать схему для задержки сигнала на d- триггерах
- •7.5 Изучить схему включения и режимы работы регистра серии 74195
- •7.6. Изучить схему включения и режимы работы счетчика серии 7493
7.3. Исследовать работу универсального триггера
Собрать схему для исследования работы триггера JK - типа, приведенную на рисунке 3. Зарисовать условное обозначение триггера и подписать назначение всех выводов.
Назначение выводов:
S, R – статические входы установки триггера в 1 и 0 соответственно,
J, K – динамические входы для установки триггера в 1 и 0 соответственно,
C – вход синхронизации с переключением по фронту синхросигнала,
Выводы справа – вверху прямой выход, внизу – инверсный выход.
П
ри
подаче на входы J,
K
логической 1 триггер переключается в
противоположное состояние, т.е.
превращается в триггер счетного типа.
Рисунок 3 – Схема исследования
работы JK – триггера
- Генератор цифровых слов формирует запрограммированную импульсную последовательность, записанную в файле Код задания 2.dp (команды Pattern – Open – Accept …показать путь к лаб_раб_ЭВМ_3)
Включить схему, активизировать логический анализатор и изучить работу схемы, меняя положение переключателей. Какие уровни на входах установки разрешают работу триггера?
Зарисовать временные диаграммы для различных положений переключателей.
- Зарисовать таблицу истинности JK- триггера, воспользовавшись помощью/ справкой (Help).
7.4. Исследовать схему для задержки сигнала на d- триггерах
Собрать схему формирующую задержку входного сигнала, приведенную на рисунке 4.
Зарисовать условное обозначение триггера и подписать назначение всех выводов.
Генератор цифрового слова дополнительно формирует сигнал синхронизации, поступающий на входы C1 всех триггеров. Переключателем подключают осциллограф к выходу последнего каскада, увеличивающего задержку.
Включить схему, зарисовать в отчете временные диаграммы входного и выходных сигналов, используя переключатель (клавиша Space).
Рисунок 4 –Схема для изучения работы схемы задержки сигнала
- Сравнить амплитуды, длительности, периоды сигналов импульсной последовательности. Чем отличаются сигналы? Записать вывод в отчет.
7.5 Изучить схему включения и режимы работы регистра серии 74195
С
обрать
схему включения регистра, приведенную
на рисунке 5.1.
Рисунок 5 –Схема исследования регистра с параллельной загрузкой
- Зарисовать условное обозначение регистра и подписать назначение всех выводов.
Интегральная микросхема 74195 представляет собой четырехразрядный сдвиговый регистр с статическими входами для загрузки чисел в параллельном или последовательном коде.
Для изучения свойств регистра выделить объект, правой клавишей мыши вызвать меню и выбрать Help (Помощь). Возможные значения переменных на входах и выходах приведены в таблице 1. Запишите таблицу 1 в отчет.
Таблица 1 – Режимы работы регистра серии 74195
CLEAR |
SHIFT/ LOAD' |
CLK |
SERIAL |
PARALLEL |
OUTPUTS |
|||||||||
J |
K' |
A |
B |
С |
D |
QA |
QB |
QC |
QD |
QD` |
||||
0 |
X |
X |
X |
X |
X |
X |
X |
X |
0 |
0 |
0 |
0 |
1 |
|
1 |
0 |
+ |
X |
X |
a |
b |
c |
d |
a |
b |
c |
d |
d` |
|
1 |
1 |
0 |
X |
X |
X |
X |
X |
X |
QA0 |
QB0 |
QC0 |
QD0 |
Q`D0 |
|
1 |
1 |
+ |
0 |
1 |
X |
X |
X |
X |
QA0 |
QA0 |
QBn |
QCn |
Q`Cn |
|
1 |
1 |
+ |
0 |
0 |
X |
X |
X |
X |
0 |
QAn |
QBn |
QCn |
Q`Cn |
|
1 |
1 |
+ |
1 |
1 |
X |
X |
X |
X |
1 |
QAn |
QBn |
QCn |
Q`Cn |
|
1 |
1 |
+ |
1 |
0 |
X |
X |
X |
X |
Q`An |
QAn |
QBn |
QCn |
Q`Cn |
|
CLR` (Clear) – вход установки в начальное состояние (сброс), активный уровень 0
SHIFT/ LOAD` – сдвиг/параллельная загрузка, активные уровни 1/0 соответственно;
CLK (Clock) – вход синхронизации;
J, K` - входы триггера для последовательной загрузки 1 и 0 соответственно;
A, B, C, D – входы параллельной загрузки;
QA, QB, QC, QD – прямые выходы регистра, QD` - инверсный выход;
Изучить режим параллельной загрузки регистра, установив переключатели в соответствии с таблицей 1.
Генератор цифровых слов циклически формирует 16 различных сигналов в 16- ричном коде от 0h до Fh. Выходное состояние регистра контролируется индикаторами, QD –старший разряд, а QA –младший разряд. Более темный индикатор соответствует 1. Записать результаты в отчет в виде таблицы 2.
Таблица 2
16-ричный код входного сигнала |
Двоичный код сигнала на выходе |
0 h |
0000 |
1 h |
|
… |
|
F h |
|
Изучить режим последовательной загрузки регистра.
З
агрузить
схему в соответствии с рисунком 5.2,
переключателями задать режим работы.
Рисунок 6 – Принципиальная схема включения
регистра с последовательной загрузкой
Обратить внимание на измененную настройку генератора цифрового слова, формирующего двенадцать однобитных слова. Записать входные и выходные сигналы в отчете в таблицу 3.
Таблица 3
Вход |
Выход |
Вход |
Выход |
Вход |
Выход |
1 |
0 0 0 1 |
1 |
|
0 |
|
0 |
|
1 |
|
0 |
|
0 |
|
1 |
|
0 |
|
0 |
|
1 |
|
0 |
|
