1.2 Разработка блока выработки адреса зу

Требуется синтезировать устройство, которое могло бы, начиная с определенного начального адреса, производить формирование последующих адресов, отличающихся друг от друга на единицу.

Длина адресного слова определяется емкостью памяти.

Емкость памяти Q=2048х8=

Начальный адрес ячейки памяти G16=00А5=0000 0000 1010 0101

Блок будет содержать четыре четырехразрядных суммирующих двоичных счетчика с предустановкой.

рисунок 2

1.3 Разработка блока выработки адресов каналов коммутатора.

Проектирование блока производится с использованием четырехразрядного двоичного счетчика, последовательно генерирующего двоичные адресные числа от 0 до 15 с перекодировкой данной последовательности с помощью дешифратора (DC) и шифратора (CD). После опроса всех каналов, когда с выхода счетчика поступила последовательность 11112=1510, срабатывает схема прерывания счета и формируется сигнал сброса счетчика в ноль.

Порядок опроса каналов: 5, 3, 11, 10, 8, 9, 7, 4, 6, 2, 1

рисунок 3

1.4 Синтез управляющего устройства

Общая структурная схема УУ и принцип его работы.

рисунок 4

УСД состоит из двух основных узлов: операционного узла (ОЗ) и узла управления (УУ) (рис.4). ОУ – это устройство, в котором непосредственно выполняются операции, реализуемые процессором.

На вход ОУ поступают данные с выхода АЦП, представленные в виде параллельного двоичного кода, а преобразования, осуществляемые в ОУ, состоят в приеме этих данных из того или иного аналогового канала и пересылки их в требуемые ячейки оперативной памяти.

УУ в определенной последовательности формирует управляющие сигналы у1, у2,… и с их помощью координирует работу элементов схемы ОУ, обеспечивая в нем требуемую обработку информации. Под действием каждого из сигналов в элементах ОУ производятся некоторые элементарные действия, называемые микрооперациями. К числу таких действий, например, относятся разрешение записи данных на память, приведение в исходное состояние счетчика и т.п.

УУ работает под действием команд – двоичных кодов, подаваемых на выходы Z1, Z2… На входы Х1, Х2… УУ поступают осведомительные сигналы, иначе называемые условиями или признаками, которые формируют ОУ и влияют на последующие значения управляющих сигналов Y, определяя тем самым последующие этапы преобразования операндов в зависимости от результатов, получаемых в ОУ при выполнении предыдущей микрокоманды.

Описание работы УСД:

1. Начало цикла сбора данных. В счетчиках СТ21 блока выработки адресов ячеек памяти производится запись адреса первой ячейки области памяти ЗУ, отведенной для хранения данных. Сигнал Y2 – разрешение записи начального адреса G в СТ21.

2. Счетчик СТ22 блока выработки номера канала сбрасывается в ноль. Сигнал Y1 – сброс СТ22 в ноль.

3. Производится сброс в ноль триггер Тфл (гашение флага). Сигнал Y3 – сброс Тфл в состояние ноль.

4. Адрес аналогового канала из СТ22 выдается на адресные входы коммутатора. Коммутатор подключает первый опрашиваемый канал к входу АЦП. Сигнал Y4 – разрешение передачи адреса аналогового канала на коммутатор.

5. Производится запуск АЦП, и в нем начинается процесс аналого-цифрового преобразования. Сигнал Y5 – запуск АЦП.

6. Проверяется содержимое триггера. Пока триггер находится в состоянии “0”, устройство пребывает в режиме ожидания окончания преобразования в АЦП. По окончании преобразования АЦП вырабатывает сигнал ОК, устанавливая триггер в состояние “1”. С установлением триггера в состояние “1”, при наличии разрешающего сигнала, осуществляется запись данных с выхода АЦП в требуемую ячейку памяти. Сигнал Y6 – разрешение записи данных из АЦП в ЗУ.

7. В СТ21 подготавливается адрес следующей ячейки ЗУ путем прибавления единицы к содержимому счетчика (к адресу предыдущей ячейки). Сигнал Y7 – приращение содержимого счетчика на единицу.

8. В СТ22 формируется адрес следующего аналогового канала путем прибавления единицы к содержимому счетчика. Сигнал Y8 – приращение содержимого счетчика СТ22 на единицу.

9. Проверяется содержимое счетчика СТ22. Если содержимое счетчика “0”, то операция 3-8 повторяются. В противном случае происходит завершение цикла сбора данных.

В процессе выполнения цикла сбора данных в ЗУ вырабатываются осведомительные сигналы (признаки): сигнал Х1=1 – сигнал ОК и сигнал Х2=1 – завершение цикла сбора данных.

Блок – схема алгоритма функционирования ЦУ в микрооперациях и микрокомандах.

На основе изложенного выше цикла сбора данных составляем блок-схему алгоритма функционирования (рис.5).

да (1)

(0) нет

да (1)

(0) нет

У1 CТ2₁  0

У3 Т_фл  0

У4 комм  (СТ2₂)

У5 зап. АЦП

У6 ОП  (АЦП)

начало

У2 CТ2₂  0183

(Т_фл )=1

У7 СТ2₁ =(СТ2₁)+1

(СТ2₂)=0

У8 СТ2₃ =(СТ2₂)+1

конец

рисунок 5

Анализ алгоритма показывает, что микрооперации у1, у2, а также у3, у4 ,у5 и у6, у7, у8 не зависят друг от друга и могут выполняться одновременно в одном такте. Таким образом, эти микрооперации в группах могут быть объединены в микрокоманды. На основании этого можно составить блок-схему алгоритма в микрокомандах (рис. 6).

a₀

a₁

Y1 У1,У2

Y2 У3,У4,У5

a₂

Х1

Х2

X2

Y3 У6,У7,У8

a₃

Х2

Х2

X2

a₀

рисунок 6

X2

Произведем разметку блок-схемы. Начало и конец блок-схемы обозначим а0, что соответствует исходному состоянию управляющего автомата (УУ). Вход каждого блока, следующего за операторными блоками, которые имеют прямоугольную форму, помечаем символами а1,а2,а3, соответствующими последующим состояниям УУ.

Построение графа функционирования УСД.

На основе произведенной выше разметки блок-схемы алгоритма построим граф функционирования алгоритма УСД.

Y1

X2=0

Y2

а₁

а₀

X2=1

X1=1

а₂

а₃

X1=0

рисунок 7

Каждому из состояний а0, а1 ,а2 ,а3 управляющего автомата соответствует узел графа. Дугами графа изображаются переходы автомата из одного состояния в другое. Возле каждой дуги указывается условие (если оно есть) перехода Х и выполняемая на данном тактовом интервале микрокоманда Y.

Переходы синхронного автомата из одного состояния в другое происходит в тактовые моменты времени под действием синхроимпульсов, если условия перехода отсутствуют или эти условия выполняются. Если же условия не выполняются, то УУ работает в режиме ожидания. При поступлении осведомительного сигнала на тактовом интервале переход в новое состояние осуществляется при приходе следующего тактового импульса.

Этап структурного синтеза УУ.

Управляющее устройство состоит из комбинированного цифрового устройства (КЦУ) и из запоминающего устройства (ЗУ), которое в свою очередь состоит из двух JK триггеров.

рисунок 8

Для обеспечения перехода JK триггера из состояния а(t) в новое состояние а(t+1), на входы J и K подаются определенные сигналы возбуждения (таблица 1).

Вид перехода	Входные сигналы
Q(t) Q(t+1)	j(t) k(t)
0 0	0 —
0 1	1 —
1 0	— 1
1 1	— 0

Сигналы Х1, Х2, Q1, Q2 выступают в роли аргументов, а J1, J2, K1, K2, Y1, Y2, Y3 являются логическими функциями, которые должен реализовать аппаратурно КЦУ. Для синтеза КЦУ составим таблицу функционирования УУ, используя заданные двухразрядные коды состояния УУ и таблицу 1.

№ п/п	Условие перехода			Предыдущее состояние аi(t) , Q i(t)				Следующее состояние аi(t+1), Q i(t+1)				Сигналы возбуждения триггеров					Выполняемая МК
	Х1	Х2	аi		Q2	Q1	аi		Q2	Q1	J2		K2	J1	K1	Y1		Y2	Y3
1	—	—	а0		0	1	а1		0	0	0		—	—	1	1		0	0
2	—	—	а1		0	0	а2		1	1	1		—	1	—	0		1	0
3	0	—	а2		1	1	а2		1	1	—		0	—	0	0		0	0
4	1	—	а2		1	1	а3		1	0	—		0	—	1	0		0	1
5	—	0	а3		1	0	а1		0	0	—		1	0	—	0		0	0
6	—	1	а3		1	0	а0		0	1	—		1	1	—	0		0	0

На основании данных, приведенных в таблице 2, произведем синтез схемы КЦУ для сигналов возбуждения триггеров и сигналов команд. При синтезе будем использовать карты Карно.

1. Синтез J1

1	0	0	0
1	1	0	0
1	1	0	0
1	0	0	0

J1=

2. Синтез J2

1	0	0	0
1	0	0	0
1	0	0	0
1	0	0	0

J2=

3. Синтез K1

0	0	0	1
0	0	0	1
0	0	1	1
0	0	1	1

K1=

4. Синтез K2

0	1	0	0
0	1	0	0
0	1	0	0
0	1	0	0

K2=

5. Синтез Y1

0	0	0	1
0	0	0	1
0	0	0	1
0	0	0	1

Y1=

6. Синтез Y2

1	0	0	0
1	0	0	0
1	0	0	0
1	0	0	0

Y2=

7. Синтез Y3

0	0	0	0
0	0	0	0
0	0	1	0
0	0	1	0

Y3=

На основе полученных с помощью карт Карно выражений построим обобщенную структурную схему КЦУ в базисах И-ИЛИ-НЕ (рис. 9).