78. Характеристики шин пк

Системні інтерфейси материнської плати (система шин), які мають роз'єми (слоти) для підключення адаптерів периферійних пристроїв (інтерфейсних карт), отримали назву шин розширення. Шини розширення ПК почали свою історію з 8-бітної шини ISA. Її відкритість забезпечила появу широкого спектра плат розширень, що дозволяють використовувати ПК в різних сферах.

Шини розширення системного рівня дають можливість встановлювати на них модулі, максимально використовувати такі системні ресурси як обєм пам'яті і ресурси введення-виводу, переривання, канали прямого доступу до пам'яті. За отримання цих можливостей розробникам і виробникам модулів розширення доводиться розплачуватися необхідністю забезпечення точної відповідності протоколів шини, включаючи і досить жорсткі частотні і навантажувальні параметри, а також тимчасові діаграми. Відхилення від цих вимог можуть призводити до проблем сумісності з різними системними платами. Якщо при підключенні до зовнішніх інтерфейсів ці проблеми призведуть до непрацездатності тільки цього пристрою, то некоректна підключення до системної шини може блокувати роботу всього комп'ютера. Розглянемо основні характеристики шин розширення системного рівня.

ISA-8 і ISA-16 (Industry Standard Architecture) - є найпоширенішою і найпростішою шиною, основи якої були закладені в ПК IBM PC / XT (ISA-8) і після її удосконалення (ISA-16) вона широко використовується в IBM PC / AT практично для всіх сучасних мікропроцесорів. ISA-8 має розрядність 8 біт даних і 20 біт адреси (максимальне адресний простір -1 Мбайт). У ISA-16 шину розширили до 16 біт даних і 24 біт адреси. У такому вигляді вона існує і понині як найпоширеніша шина для периферійних адаптерів. Шина забезпечує своїм абонентам можливість відображення 8 - або 16-бітних регістрів на простір вводу- виводу і пам'яті. Гранична швидкість передачі даних досягає 16 Мбайт/с.

Діапазон адрес вводу / виводу зверху обмежений кількістю біт адреси, які використовуються для дешифрування, при цьому традиційно використовується 10-бітна адресація простору введення / виведення, а в даний час в інтелектуальних пристроях стали застосовувати і 12-бітну адресацію, але при її використанні завжди необхідно враховувати можливість присутності на шині і старих 10-бітових адаптерів, які "відгукнуться" на адресу з відповідними йому битами А (9 - 0) у всій допустимої області 12-бітного адреси чотири рази. У розпорядженні абонентів ISА-8 може бути до 6 ліній запитів переривань ШХ} (для 18А-16 їх число досягає 11) і до трьох 8-бітних каналів БМА (для ISА-16 бути доступними ще три 16-бітових каналу). Всі перераховані ресурси системної шини повинні бути безконфліктно розподілені між абонентами. Задача розподілу ресурсів у старих адаптерах вирішувалася за допомогою джамперів, потім з'явилися програмно конфігуровані пристрої, які витісняються автоматично конфігуруються платами РпР. З появою 32-бітових процесорів робилися спроби розширення розрядності шини, але всі 32-бітові шини ISА не є стандартизованими, крім шини ЕISА.

Конструктивно слот шини ISА виконана у вигляді двох щілинних роз'ємів з кроком висновків 2,54 мм (0,1 дюйма), вид яких зображений на рис. 2.4. Підмножина ISА-8 використовує тільки 62-контактний слот (ряди А, В), в ISА-16 застосовується додатковий 36-контактний слот (ряди С, О).

EISA (Extended ISA) - розширена шина ISA, реалізує 32-розрядну архітектуру (32-розрядні шини адреси і даних) і є більш продуктивною, застосовується для підключення високошвидкісних адаптерів, що забезпечують ефективну роботу з файлами або для належної роботи серверів.

Шина EISA має:

- Розвинену систему переривань, крім переривання по фронту сигналу передбачена система переривання за рівнем сигналу з можливістю програмного вибору схеми переривання;

- Розвинену систему роботи каналів ДМ А, яка допускає цикли обміну за 8, 6, 4 і 1 тактів. Цикли підтримують роботу з 8-/16-/32- розрядними пристроями;

- Автоматичну конфігурацію системи і плат розширення з раз-діленням раз ¬ поділом ресурсів комп'ютера між окремими платами;

- Засоби реалізації мультипроцесорної архітектури;

- Розвинену систему арбітражу, використовується системний арбітр, який бере участь у реалізації центрального управління;

- Виділений адресний діапазон до 4 Кбайт для кожного роз'єму для усунення конфліктів між слотами. Адресний простір шини до 4 <3байт. Гранична швидкість передачі даних в пакетному режимі 33 Мбайт / с.

ЕISА - дорога, але виправдовує себе архітектура, що застосовується в багатозадачних системах, на файл-серверах і скрізь, де требуетря високоефективне розширення шини введення / виводу. Перед шиною РСІ у неї є деяка перевага в кількості слотів, яке для однієї шини РСІ не перевищує чотирьох, а у ЕІБА може досягати восьми.

Конструктивне виконання забезпечує сумісність з нею і звиЧних ISА-адаптерів (Мал. 2.5). Вузькі додаткові контакти розширення (ряди Е, Р, б, Н) розташовані між ламелями роз'єму А і нижче ламелей А, В, С, О таким чином, що адаптер ISА, не має додаткових ключових прорізів у крайовому роз'ємі, не дістає до них. Установка карт ЕISА в слоти ISА неприпустима, оскільки її специфічні ланцюга потраплять на контакти ланцюгів ISА, в результаті чого системна плата виявиться непрацездатною.

MCA (Micro Channel Architecture) - мікроканальна архітектура була розроблена фірмою IBM для своїх комп'ютерів PS/2, починаючи з моделі 50. Шина MCA абсолютно несумісна з ISA / EISA. Шина більш швидкодіюча ніж шина ISA. Для мікропроцесорів, які застосовують 32-/64- розрядні шини даних може використовуватися 32 - розрядна шина MCA, яка в 2,5 рази більш продуктивна, ніж використовувані шини ISA в ШМ PC / AT. Архітектура MCA пристосована для виконання пакетної процедури обміну. Реалізація пакетного режиму обміну забезпечує граничну швидкість 40 Мбайт / сек, у той час як звичайний (4-байтний) обмін по шині MCA забезпечує швидкість 20 Мбайт / сек. MCA володіє більш досконалої захистом, що зменшує конфліктні ситуації при одночасному зверненні до шини пристроїв, подібних DMA.

На відміну від інших шин MCA допускає обробку послідовності переривань сигналів, розподіляючи їх серед кількох виділених карт (feature cards), які можуть працювати одночасно без взаємодії один з одним. Арбітражний механізм, званий керуючим шини (bus master), забезпечує повний контроль роботи шини без участі процесора, при цьому прискорює обмін інформацією з пам'яттю, що важливо для роботи DMA.

MCA підтримує архітектуру блоку управління системи (SCB-system control bloc), при якій для мікропроцесора створюються невеликі програми (звані SCB), що містять спеціальні програмовані інструкції і дані. Мікропроцесор може замовити керуючому шиною (bus master) виконати роботу, визначену SCB і повернути йому результат. При цьому процесор може встановити більш підходящий момент для виконання свого завдання. Цей підхід використовується для реалізації мультипроцесорної архітектури великих комп'ютерів.

При всій прогресивності архітектури (щодо ISA) шина MCA не користується популярністю через вузькість кола виробників MCA-пристроїв і повної їх несумісності з масовими ISA-системами. Однак MCA ще знаходить застосування в потужних файл-серверах, де потрібне забезпечення високонадійного продуктивного введення / виводу.